SDRAM驱动需要两个时钟，一个是控制时钟，一个是驱动时钟，这两个时钟有一个相位差，如何产生高精度的时钟是SDRAM能够正常工作的关键，采用FPGA内部动态可重置PLL生成SDRAM所需要的时钟频 ...

1. 什么是GTP transceiver？ 　　GTP transceiver是FPGA里一种线速度达500Mb/sà6.6Gb/s的收发器，利用FPGA内部可编程资源可对其进行灵活地 ...

DSM小数分频PLL 为了实现锁相环的小数分频以及较优的噪声性能，需要使用delta sigma modulation技术。 从网上搜了个verilog代码，目前只看完累加器部分，代码有问题，纠结了 ...