花费 26 ms
DDR,GDDR,HBM的进化和区别

DDR就是双倍速率。 以1600MHz的内存条为例,X64的位宽,带宽就是:1600MHz*2倍速率*64bit/8/1000=3.2*8=25.6GB/s; 以8Channel ...

Fri Nov 29 15:16:00 CST 2019 0 1095
芯片的Systolic Array 脉动阵列设计加速矩阵乘运算

什么是脉动阵列 脉动阵列,是现在某些智能加速芯片的一种架构;由一组处理单元 Processor Elements组成;处理单元简称是PE,也经常简称为Cell;所有的Cell是用Mesh结构互连起 ...

Fri Jul 03 05:34:00 CST 2020 0 2125
IBM Power10 CPU基础参数

SCM和DCM的区别: Power10分为两种封装,一个chip的Single Chip Module简称为SCM,两个chip的Dual Chip Module简称为DCM; SCM Po ...

Wed Aug 26 07:01:00 CST 2020 0 1199
Intel UPI/QPI/CXL带宽计算

Intel QPI和UPI的带宽 一条8GT/s的QPI的单向带宽:8GT/s*16bit/8=16GB/s 一条9.6GT/s的QPI的单向带宽:9.6GT/s*16bit/8 ...

Sun Nov 10 00:46:00 CST 2019 2 643
Fugaku-基于ARM架构的超算集群

系统-Fugaku System 名字的来源就是Mount Fuji,简单翻译就是富士山或者富岳的意思 一个系统有396个满配的Rack和36个半配的Rack; 一个Rack有384 ...

Wed Jun 24 05:23:00 CST 2020 0 1297
双-单-半精度浮点数的细节

浮点数也就是小数点浮动的数,但是因为在计算机中使二进制表示,不同长度有不同的精度。三种常用的浮点数的格式:半精度(float16)、单精度(float32)、双精度(float64) ...

Sat Mar 21 07:41:00 CST 2020 0 1285
Multi chip package多芯片封装技术对比

1. 传统多芯片模块封装技术 Die 2 Die的通信是通过基板电路实现的,优点是可靠,缺点是集成的密度比较低。是一种非常原始的方式。 例子:amd Naples 的四个Chiple ...

Fri Nov 29 15:13:00 CST 2019 0 533
NVLink和NVSwitch的带宽

NVLink NVLink主要加速CPU和NVIDIA GPU之间的互联速度,需要CPU的支持,例如IBM的Power的某些CPU支持,intel的CPU不支持; 也用于加速NVIDIA GP ...

Sat Nov 09 19:22:00 CST 2019 0 559
NUMA Domian和NUMA Distance

1. 交织是什么 交织内存主要的目的是通过将内存地址分布在不同的地方进行读写以弥补内存和处理器的速度差;(内存慢) 这样的话,从不同的地方进行连续的内存读写,不会在一个地方长时间 ...

Sun May 09 01:18:00 CST 2021 0 1791
Hotchips 33 学习:三星电子HBM2-PIM

问题提出,也就是说内存和处理器之间的带宽永远都会存在,刚不过就躲一下,直接在内存进行计算。 Aquabolt已经是三星电子的HBM2的内存,Aquabolt-XL是基于HBM2构建了 ...

Wed Aug 25 08:05:00 CST 2021 0 166

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM