花费 22 ms
几种按键消抖方案的verilog描述

首先,做两个假定,以方便后面的描述 假定按键的默认状态为0,被按下后为1 假定按键抖动时长小于20ms,也即使用20ms的消抖时间 核心:方案 最容易想到的方案     ...

Tue Sep 26 20:26:00 CST 2017 0 18728
FPGA简单图像处理

这个小项目读取一张bmp格式的图像文件,做灰度化,二值化或者色彩调整并输出 工程为验证性仿真工程,无需上板,含有不可综合代码,也不能上板 首先,需要借助MATLAB将bmp格式图像文件转化为hex ...

Fri Nov 02 23:47:00 CST 2018 0 3387
简单UART的verilog实现

下面摘录我写的简单的UART代码,对于灵活性和健壮性做了如下设计: 1、系统时钟及串口波特率以参数形式输入,例化时可以灵活设置 2、接受模块在起始位会检测中点电平是否仍然为低,否则判定为抖动 ...

Thu Oct 26 00:30:00 CST 2017 1 5207
win7+vim搭建+verilog HDL IDE

参考地址:http://www.huangdc.com/421 参考文章为2016年,部分更新贴于文章内了 安装下载vim vim在win下叫gvim,下载地址:https:// ...

Tue Dec 11 23:17:00 CST 2018 0 2339
二进制码转BCD码的verilog实现

二进制码转BCD码的实现可以通过一个特殊的4位移位处理来实现,该实现机制是,判断该移位器中的数字是否大于4,是的话则加3再左移,否则直接左移。可以这样考虑,在BCD码中,如果一个数大于9,则需要减去1 ...

Tue Oct 03 22:02:00 CST 2017 0 3541
单字节读写I2C的verilog实现

本设计用verilog实现了一个简单的I2C协议,实现功能为往固定地址先写入一个字节,然后再读出该字节。 涉及到的EEPROM为Atmel家的AT24C04,4Kbit存储空间,8位位宽,需要9位宽 ...

Fri Oct 27 23:18:00 CST 2017 0 1851
NIOS and ARM,硬核还是软核?

  核(CORE)是一个数字系统的核心,负责整个系统的内存调度,中断管理,算术逻辑运算等,如同整个系统的大脑,是由物理电气实现逻辑功能的关键。尽管复杂,但不可忽略的是,核同其他数字器件一样,也是一个典 ...

Sun Sep 15 09:02:00 CST 2013 0 2581

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM