花费 52 ms
利用system generator 生成vivado ip—以低通滤波器举例

  前段时间自学了matlab和vivado联合推出的system generator工具,用来做数字信号处理,十分好用且使开发更便捷,下面举个例子来供大家一起学习下。 首先打开matlab命令行, ...

Fri Aug 13 01:48:00 CST 2021 0 195
FPGA设计——inout端口

最近在把zedboard的项目工程搬到性能更好的器件上,除了改zynq核和相应管教外,还需要改几个inout端口和差分LVDS端口。本篇便对inout端口做一个小结。 FPGA设计中,大家常用 ...

Tue Oct 12 06:24:00 CST 2021 0 149
由序列检测启发:数据流滑动窗口操作

  通信中我们常用序列检测器用来检测通信帧的同步帧头,以此达到同步的目的。序列检测就是对于不断输入的二进制数据流中检测出特定序列的二进制数据流。 比如在10101100100101中检测110010 ...

Sat Aug 28 04:34:00 CST 2021 0 113

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM