说到vivado的仿真确实是很有意思，不管是ISE还是Quartus都可以自己自动生成测试平台的完整构架，但是vivado不行，所有的测试代码自己写！（我反正是查了好久，都没发现vivado如何自动生 ...

MiZ702教程+例程 网盘链接： http://pan.baidu.com/s/1sj23yxv 不时会跟新版本，增加勘误之类的，请关注～～ ...

在《MiZ702学习笔记7——尝试自制带总线IP》，我曾提到了AXI4-Lite的简单用法，驱动了下流水灯，只涉及到了写总线。今天，我想利用之前的VGA模块，将AXI4-Lite的读写都应用上。这篇文 ...

本人参与写的一本书（TimeQuest一章由我所写），希望大家多多支持：全书配套资料上传各大网盘资料中附送大量源码，你值得拥有～～《FPGA设计技巧与案例开发详解-第二版》全套资料包-V3.6.1：【 ...

　　Verilog中的有符号计数，一般是自己定义的而不是像C语言之类的定义一个有符号变量就好了。所以，要想在FPGA的世界里随心所欲的进行有符号运算，必须先对补码有一个很好的认知，然后再注意Veril ...