Verilog中的生成语句主要使用generate语法关键字，按照形式主要分为循环生成与条件生成，主要作用就是提高我们的代码的简洁度以及可读性。 一、循环生成 语法如下： ...

　　　在通信领域当中，经常会在芯片运行过程当中进行时钟切换，特别是当芯片内部中有两个时钟源时，往往通过内部逻辑控制多路复用器来实现时钟源的切换。 时钟切换的分类： 　　　第一种：第一种时两个时钟源 ...

　　一、格雷码的特点 　　格雷码是一种循环二进制码或者叫作反射二进制码。格雷码的特点是从一个数变为相邻的一个数时，只有一个数据位发生跳变，由于这种特点，就可以避免二进制编码计数组合电路中出现的亚稳 ...

　　复位是我们经常用到的，不知道有多少人和我一样，没有注意过他的正式的用法，以及其中的奥妙.首先提出一个问题，在FPGA中为什么要有复位？在FPGA上电时我们的FPGA到底处于一个什么样的状态呢？在F ...

在进行FPGA开发的时候，经常会用到，几个模块之间的链接与嵌套这个时候就需要保证数据准确无误的传输，那么我们就需要加上握手信号来控制信号的传输。特别是在通信中的同步，会经常的用到这些握手信 ...