DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，是一项关键的数字化技术 DDS的基本结构主要由相位累加器、相位调制器、波形数 ...

一个复杂电路的完整Verilog HDL模型是由若个Verilog HDL 模块构成的，每一个模块又可以由若干个子模块构成。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的 ...

1.过程语句 Verilog中有两种结构化过程语句：initial和always语句，是行为建模的两种基本语句，所有的行为语句只能出现在这两种结构化过程语句里。 每个initial语句和alwa ...

BP算法的FPGA需要浮点数运算，所以学习了一下桶形移位器 桶形移位器的使用 桶形移位器的常见用法是浮点运算的硬件实现。对于浮点加或减法操作时，有效数的两个数的 ...

FPGA电平标准的介绍 FPGA电平标准总览 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平 ...