LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 IEEE 在两个标准中对LVDS 信号 ...

转自http://www.cnblogs.com/jutyy/archive/2012/09/26/2704705.html 去耦电容、旁路电容和滤波电容（资料整合） ...

1、需求分析---器件选型（一般altera的技术支持会根据需求，销量，性价比帮你选型） http://www.altera.com.cn/literature/sg/csg.pdf http:/ ...

一、全局时钟网络信号，从时钟引脚输入 1、全局复位，时钟使能要在时钟引脚输入，增强扇出系数 　　 2、时钟引脚支持的常用电平标准为,LVTTL3.3,LVDS2.5,LVPECL(针 ...