花费 26 ms
Verilog语言实现并行(循环冗余码)CRC校验

1 前言 (1) 什么是CRC校验? CRC即循环冗余校验码:是数据通信领域中最常用的一种查错校验码,其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查(CRC)是一种数据传输 ...

Thu Oct 25 18:27:00 CST 2018 13 8528
怎么用Verilog语言描述同步FIFO和异步FIFO

感谢 知乎龚大佬 打杂大佬 网上几个nice的博客(忘了是哪个了。。。。) 前言 虽然FIFO都有IP可以使用,但理解原理还是自己写一个来得透彻。 什么是FIFO? Fist in fi ...

Sat Oct 14 20:13:00 CST 2017 0 5802
基于FPGA的16阶级联型iir带通滤波器实现

警告 此文章将耗费你成吨的流量,请wifi下阅读,造成的流量浪费本人不承担任何责任。初版源代码获取(请勿用作他用,仅供学习):https://gitee.com/kingstacker/iir.gi ...

Sat Sep 23 05:16:00 CST 2017 12 2867
基于FPGA的数字秒表(数码管显示模块和按键消抖)实现

本文主要是学习按键消抖和数码管动态显示,秒表显示什么的,个人认为,拿FPGA做秒表真是嫌钱多。 感谢 感谢学校和至芯科技,笔者专业最近去北京至芯科技培训交流了一周。老师的经验还是可以的,优化了自己 ...

Fri Dec 08 05:06:00 CST 2017 0 2822
怎么使用双向IO口

在很多情况下,需要使用双向IO。不过最好谨慎使用,在top层使用。网上很多描述的代码甚至是不可以综合并且有语法错误的,还是老实自己写个模块吧。 新版本如下: 使用inout口,直接定义个inout ...

Sun Oct 29 21:15:00 CST 2017 0 2787
Vivado cordic IP求模求角教程

前言 当需要对复数求模的时候,用FPGA怎么求呢?怎么开根号? 方法1:先求幅值平方和,再使用cordic IP开根号。(蠢办法) 方法2:直接用cordic求取模值。 此处只介绍方法2,资源 ...

Thu Sep 12 03:50:00 CST 2019 0 713
spi master接口的fpga实现

前言 当你器件的引脚贼少的时候,需要主机和从机通信,spi就派上了用场,它可以一对多,但只是片选到的从机能和主机通信,其他的挂机。 spi:serial peripheral interface ...

Thu Sep 07 23:31:00 CST 2017 0 2040

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM