zedboard如何从PL端控制DDR读写(二)——AXI总线
虽然Xilinx已经将和AXI时序有关的细节都封装起来，给出了官方IP和向导生成自定义IP，用户只需要关注自己的逻辑实现，但是还是有必要简单了解一下AXI的时序，毕竟咱是做硬件设计的。 AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司 ...
原文：10PL读写PS端DDR(FDMA AXI4总线实战)
软件版本：vitis . vivado . 操作系统：WIN bit 硬件平台：适用XILINX A K Z ZU KU系列FPGA 米联客 milianke MZU A EG硬件开发平台 登录 米联客 FPGA社区 www.uisrc.com视频课程 答疑解惑 . 概述 FDMA是米联客的基于AXI 总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的DDR或 ...
2021-08-15 23:23 0 107 推荐指数：
相关推荐
07AXI4-FULL-MASTER IP FDMA详解(AXI4总线实战)
、答疑解惑！ 7.1概述 FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对 ...
zedboard如何从PL端控制DDR读写(三)——AXI-FULL总线调试
之前的项目和培训中，都只用到了AXI-Lite或者AXI-Stream，对于AXI-FULL知之甚少，主要是每次一看到那么多接口信号就望而却步了。 现在为了调试DDR，痛下决心要把AXI-FULL弄懂。 前面已经介绍了基本的接口信号，本文主要是总结一下使用AXI-FULL调试的过程 ...
12AXI-Stream发数据到PS(DMA AXI4总线实战)
软件版本：vitis2020.2(vivado2020.2) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA(米联客(milianke)MZU07A-EG硬件开发平台) 登录"米联客"FPGA社区-www.uisrc.com视频课程 ...
01使用fdma读写axi-bram(AXI4 FDMA数据缓存篇)
、答疑解惑！ 1.1概述 FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这 ...
AXI4总线协议
总线分为主、从两端，两者间可以连续的进行通信，AXI 4总线采用READY,VALID握手通信机制，主 ...
01AXI4总线axi-lite-slave(AXI4总线实战)
软件版本：vitis2020.2(vivado2020.2) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA(米联客MZU07A-EG开发硬件平台) 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1.1 ...
03AXI4总线axi-full-slave(AXI4总线实战)
软件版本：vitis2020.2(vivado2020.2) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA(米联客(milianke)MZU07A-EG硬件开发平台) 登录"米联客"FPGA社区-www.uisrc.com视频课程 ...