数字asic流程实验（六） 静态时序分析&等效性检验&后仿真
数字asic流程实验（六） 静态时序分析&等效性检验&后仿真 1.静态时序分析 PrimeTime（以下简称PT）是Synopsys的一个全芯片、门级静态时序分析工具，是当今大型芯片设计的设计和分析流程的重要组成部分。 时序分析手段可分为动态时序分析（Dynamic ...
原文：数字asic流程实验（三） Verilog编写&前仿真
数字asic流程实验 三 Verilog编写 amp 前仿真 .Verilog编写 本次实验要实现的是一个三级抽取CIC滤波器，抽取系数为 。回顾上一章节中的CIC滤波器结构，可以发现其硬件实现是非常简单的，积分器的部分通过加法器与D触发器即可实现，降采样通过分频器实现，梳状器的部分则通过减法器和触发器实现。 编写分频器的verilog实现，其输入信号为时钟信号clk与复位信号rst n，输出信号 ...
2021-07-26 00:33 0 146 推荐指数：
相关推荐
数字asic流程实验（一） 环境准备
数字asic流程实验（一） 环境准备 1.前言 该系列博客主要参考北京理工大学《基于标准单元法数字集成电路设计》实验课程指导书，进行了数字ASIC从设计到实现所需要的源代码（Verilog）编写，前仿真，逻辑综合，布局布线，静态时序分析，等效性检验，以及后仿真的流程。 实验所使用的软件包 ...
数字asic流程实验（四） DC综合
数字asic流程实验（四） DC综合 1.Design Compiler 简介 Design Compiler（以下简称DC）是Synopsys公司用于做电路综合的核心工具，可以将HDL描述的电路转换为基于工艺的门级网表。 逻辑综合分为三个阶段： 转译（Translation ...
数字asic流程实验（五） ICC布局布线
数字asic流程实验（五） ICC布局布线 1.IC Compiler简介 IC Compiler（以下简称ICC）是Synopsys公司用于把门级网表转换成代工厂可用于掩膜的版图信息的工具。其基本工作流程为 数据准备（Data Setup）：将门极网表、约束文件、元件库、工艺 ...
数字asic流程实验（二） CIC滤波器简述
数字asic流程实验（二） CIC滤波器原理简述 1.概述 本次实验需要实现的数字ASIC为一个CIC滤波器，CIC滤波器是一种FIR数字滤波器，其优点为结构简单，与一般的FIR数字滤波器相比，不需要大量的乘法器，只需要加法器和延时，大大简化了运算过程，也不需要存储器保存滤波器系数；其缺点 ...
verilog仿真文件编写
verilog仿真文件大概框架： ...
【仿真】【modelsim】：verilog功能仿真流程
一、编写verilog源文件，在diamond中编译。编写testbench文件。在diamond设置中将仿真工具设置为modelsim，运行仿真向导 二、自动进入modelsim， 编译全部 运行仿真---library的work下，选则测试文件，右键仿真 点击运行到或者运行 ...
数字逻辑实践2->Verilog编写规范
来源：数字逻辑与Verilog设计实验课讲解，个人做的笔记与整理。 00 规范的重要性 良好的编程风格有利于减少消耗的硬件资源，提高设计的工作频率 。 提高系统的可移植性和可维护性。 程序的格式化能体现程序员的基本素质和整个团队的风貌。 01 命名规则 有C ...