DDR3调试笔记
最近针对黑金的光纤开发板上的DDR3进行了代码学习及板级调试。该模块功能流程已经搞清楚，以后针对DDR3的控制模块可以直接修改调用了，哦也！ 有几个需要注意的细节列举如下： （1）整个DDR3控制模块的架构要清楚，方便以后使用（数据的产生源和消耗源）； 首先说明整个DDR3的工程模块 ...
原文：DDR3自学笔记
由于工作内容和行业性质的原因，经常画的PCB是两层或者四层的低速板子，也一直想学习高速布线的相关知识，但就是无法实践逼迫不了自己，最近公司刚好接到一个项目涉及到了DDR 和NAND FLASH，乘此机会逼自己一把学习高速布线，下面大概是我总结的一些东西。在这里采用的Altium Designer软件，Candence软件还不会，等学完这个准备去学Candence。 首先找到了三星的一款DDR 芯片 ...
2020-11-02 22:56 0 411 推荐指数：
相关推荐
[笔记]ISE中FIFO和DDR3
基于FPGA内部的FIFO设计 来源：http://www.dzsc.com/data/html/2008-9-16/69183.html 在FPGA设计中，内部的FIFO设计是 个不可或缺的 ...
[笔记]Altera中DDR3设计
DDR3频率自适应 FRC理解！ 参考来源：http://www.cnblogs.com/TFH-FPGA/archive/2012/08/31/2665759.html 转帖注意： uniphy：IP核设置步骤： Memory clock frequency：给DDR的时钟频率 ...
DDR3和eMMC区别
DDR3内存条和eMMC存储器区别： 1. 存储性质不同；2. 存储容量不同；3. 运行速度不同；4. 用途不同。 具体区别如下： 1、存储性质不同：eMMC是非易失性存储器，不论在通电或断电状态下，数据都是可以存储的，而DDR3 ...
FPGA DDR3调试
FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程 ...
FPGA设计之——DDR3
一、硬件设计 1、DDR3颗粒一侧，控制线、地址线线序不能交换； 2、DDR3颗粒一侧，数据线可随意交换； 3、FPGA一侧，控制线、地址线、数据线均有专用引脚，需全部按要求连接。 这样一是为了硬件布线能通，二是保证了FPGA分配引脚时不会乱，按照专用引脚规定的分配即可 ...
DDR3布线的那些事儿（一）
转载于: http://mp.weixin.qq.com/s?src=3×tamp=1510989886&ver=1&signature=t3ZBSU8dkoN9RG ...
DDR3调试总结
DDR3调试总结 本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立 ...