Ant Design 学习记录
遇到的问题： 点击列表中的一个字段 ， 显示出一条指定id（其他筛选条件的）数据 解决这个问题之前，要先了解 Antd的 Table中的 Column 列描述数据对象，是 c ...
原文：Design compiler学习记录（一）
DC将综合分成三个步骤：translation mapping optimization。 Translation是指把设计的HDL描述转化为GTECH库元件组成的逻辑电路 Mapping是指将GTECH库元件映射到某一特定的半导体工艺库上，此时的电路网表包含了相关的工艺参数。 Optimization是根据设计者设定的时延 面积 线负载模型等综合约束条件对电路网表进一步优化的过程。 .read ...
2020-09-23 15:22 0 644 推荐指数：
相关推荐
关于Design Complier/Library Compiler的跌坑（坑爹）记录
最近需要用DC做一些事，然后需要转库，中午偷个闲，特来记录一下中间的一些坎坷。 1.首先是要转库。我们只有.lib文件的格式，所以需要把.lib文件转换成.db格式。然后坑来了！！！DC2015及以后的版本中，Library Compiler（下称LC）是独立出来的！！！于是乎，我下了 ...
Tcl与Design Compiler （一）——前言
已经学习DC的使用有一段时间了，在学习期间，参考了一些书，写了一些总结。我也不把总结藏着掖着了，记录在博客园里面，一方面是记录自己的学习记录，另一方面是分享给大家，希望大家能够得到帮助。参考的书籍有很多，大概如下： 虞希清老师的《专用集成电路设计实用教程》 西电出版社的《数字IC ...
Tcl与Design Compiler （十一）——其他的时序约束选项（二）
寄存器的建立和保持的要求。此外进行可测性设计(design for test)时，为了提高测试的覆盖率， ...
Tcl与Design Compiler （六）——基本的时序路径约束
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 时序约束可以很复杂，这里我们先介绍基本的 ...
Tcl与Design Compiler （三）——DC综合的流程
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 1、基本流程概述 首先给三个图，一个图是高层次 ...
Link带参数的Verilog模块（Design Compiler）
在Design Compiler中，Verilog文件可以用read_verilog命令读入，用link命令连接。以下是连接两个文件RegisterFile.v和Test.v的脚本： 其中define_design_lib指定中间文件存放到work目录，否则默认会存放到当前目录 ...
Tcl与Design Compiler （十二）——综合后处理
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 概述 前面也讲了一些综合后的需要进行的一 ...