FPGA 之 VGA的IP核编写
做一个简单的VGA 640*480 超了一天半， 整整七天才搞定，不过也很开心了！ 加油努力..... 主要分成三个文件: VGA.v 主文件, 同时调用FIFO vga_timi ...
原文：FPGA内部IP核DDS
项目当中需要正弦信号与余弦信号，首先想到了DDS芯片，例如AD AD 。由于还需要用FPGA 做一些数据处理，后来干脆直接用FPGA 内部的DDSIP核，同时根据IP核内部的相位累加端口，设置触发信号，使得触发信号更加准时，并且通过PSD 算法计算有效值，相位差更小，精度更高。 首先了解DDS的原理： DDS技术是根据奈奎斯特取样定律，从连续信号的相位出发，将正弦信号取样，编码，量化，形成一个正 ...
2020-07-29 21:47 0 1041 推荐指数：
相关推荐
FPGA开发全攻略——IP核
原文链接： FPGA开发全攻略连载之十三：FPGA实战开发技巧（13） 5.7 FPGA设计的IP和算法应用 基于IP的设计已成为目前FPGA设计的主流方法之一，本章首先给出IP的定义，然后以FFT IP核为例，介绍赛灵思IP核的应用。 5.7.1 IP核综述 IP ...
FPGA学习笔记之FIFO IP核
FIFO总结文档 何为FIFO .？ FIFO(First In First Out ) 先进先出是一个常用于数据缓存的一个数据缓冲器。 fifo主要有WRREQ（写信号）W ...
FPGA基础学习(2) -- FIFO IP核(Quartus)
ALTERA在LPM（library of parameterized mudules）库中提供了参数可配置的单时钟FIFO（SCFIFO）和双时钟FIFO（DCFIFO）。FIFO主要应用在需要数据 ...
FPGA基础学习(1) -- FFT IP核（Quartus）
为了突出重点，仅对I/O数据流为steaming的情况作简要说明，以便快速上手，有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide。 1 配置 在FFT Megacore Function中选择“parameterize ...
FPGA实现IP核之PLL实验
PLL的英文全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。 PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。对于一个简单的设计来说，FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成 ...
从Xilinx FFT IP核到FPGA实现OFDM
笔者在校的科研任务，需要用FPGA搭建OFDM通信系统，而OFDM的核心即是IFFT和FFT运算，因此本文通过Xilinx FFT IP核的使用总结给大家开个头，详细内容可查看官方文档PG109。关于OFDM理论背景，可参考如下博文：给"小白"图示讲解OFDM的原理 - CSDN博 ...
FPGA学习笔记之DDS
大纲： 什么是DDS？ DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，与传统的频率合成器相比，DDS具有低成本，高分辨率，低功耗，高分辨率，和快速转换时间等优点，广泛应用在电信与电子仪器领域，是实现设备全数字化的一个关键技术 ...