高速PCB设计中的阻抗匹配
阻抗匹配 阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。 PCB走线什么时候需要做阻抗匹配？ 不主要看频率，而关键是看信号的边沿陡峭 ...
原文：Cadence高速PCB设计实战攻略
Cadence高速PCB设计实战攻略 作者介绍 原理图OrCAD Capture CIS . OrCAD Capture CIS基础使用 . . 新建Project工程文件 . . 普通元件放置方法 快捷键P . . Add library增加元件库 . . Remove Library移除元件库 . . 当前库元件的搜索办法 . . 使用Part Search选项来搜索 . . 元件的属性编辑 ...
2020-04-19 21:34 0 1098 推荐指数：
相关推荐
Cadence Sigrity仿真--SPEED 2000Generator 高速PCB板EMI仿真
由于PCB板上的电子器件密度越来越大，走线越来越窄，走线密度也越来越高，信号的频率也越来越高，不可避免地会引入EMC（电磁兼容）和EMI（电磁干扰）的问题，所以对电子产品的电磁兼容分析以及应用就非常重要了。但目前国内国际的普遍情况是，与IC设计相比，PCB设计过程中的EMC分析和模拟仿真是一个 ...
Cadence 16.6PCB封装设计记录（一）
原文地址 https://www.cnblogs.com/dongfengweixiao/p/5819625.html （本文为转载，原文出处不详） 引言 ...
Cadence PCB层的概念
Slikscreen_Top ：顶层丝印层 Assemly_Top ：装配层，就是元器件含铜部分的实际大小，用来产生元器件的装配图。我自己感觉这一层如果对于贴片的元器件，如电容，就是两 ...
Cadence学习之PCB封装更新
使用Cadence Allegro绘制PCB板过程中，如需要更新某器件的PCB封装可通过以下步骤： Place——Upadate Symbols——Package symbols中选择相应器件(勾选Update symbol padstacks)——Refresh ...
使用Cadence绘制PCB流程
转载：https://blog.csdn.net/hailin0716/article/details/47169799 之前使用过cadence画过几块板子，一直没有做过整理。每次画图遇到问题时，都查阅操作方法。现在整理一下cadence使用经历，将遇到问题写出来，避免重复犯错。 注：写 ...
一文读懂高速PCB设计跟高频放大电路应用当中的阻抗匹配原理
这一期课程当中，我们会重点介绍高频信号传输当中的阻抗匹配原理以及共基极放大电路在高频应用当中需要注意的问题，你将会初步了解频率与波长的基础知识、信号反射的基本原理、特性阻抗的基本概念以及怎么样为放大电路做阻抗匹配，可以为进一步学习《三极管进阶》课程打下基础，这些知识在高速PCB设计当中也是 ...
PCB设计
第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel 自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料 ...