SERDES高速系统(一)
在目前主流厂商的高端FPGA 中都集成了SERDES（串并收发单元）硬核，如Altera的Stratix IV GX器件族内部集成的SERDES单通道支持600Mbit/s到8.5Gbit/s数据熟率，而Stratix IV系列器件族还集成支持150Mbit/s到1.6Mbit/s的高速差 ...
原文：高速设计学习-干货！高速串行Serdes均衡之FFE
干货 高速串行Serdes均衡之FFE http: www.sohu.com a : 来源：EETOP论坛 及 公众号：不忘初心的模拟小牛牛 作者： v vv 本系列，准备把高速串行通信中用到的均衡进行一个总结。这期先介绍发送端。 高速接口SerDes为实现芯片间信号的有线传输，需要完成数字到模拟的转化，经过通道传输后，再将模拟信号转回数字信号。并保证传输过程保持比较低的误码率。本期，结合信道的 ...
2019-08-29 15:08 0 433 推荐指数：
相关推荐
高速电路设计必看之干货--数据线上串联电阻作用详解
、应用、研究也越来越难，门槛也越来越高。作为高速电路应用设计发展的工程师们必然要学习很多，同样也会遇到不 ...
高速电路设计必看之干货--数据线上串联电阻作用详解
、应用、研究也越来越难，门槛也越来越高。作为高速电路应用设计发展的工程师们必然要学习很多，同样也会遇到不 ...
xilinx 高速收发器Serdes深入研究-Comma码(转)
一、为什么要用Serdes 传统的源同步传输，时钟和数据分离。在速率比较低时（<1000M）,没有问题。 在速率越来越高时，这样会有问题 由于传输线的时延不一致和抖动存在，接收端不能正确的采样数据，对不准眼图中点。 然后就 ...
Cadence高速PCB设计实战攻略
Cadence高速PCB设计实战攻略 作者介绍 1 原理图OrCAD Capture CIS 1.1 OrCAD Capture CIS基础使用 1.1.1 新建Project工程文件 1.1.2 普通元件放置方法（快捷键P） 1.1.3 Add library增加元件库 1.1.4 ...
高速PCB设计中的阻抗匹配
阻抗匹配 阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。 PCB走线什么时候需要做阻抗匹配？ 不主要看频率，而关键是看信号的边沿陡峭 ...
CPU高速缓存与极性代码设计
摘要：CPU内置少量的高速缓存的重要性不言而喻，在体积、成本、效率等因素下产生了当今用到的计算机的存储结构。 介绍 cpu缓存的结构 缓存的存取与一致 代码设计的考量 最后 CPU频率太快，其处理速度远快于存储介质的读写。因此，导致CPU资源的浪费，需要有效解决 ...
学习高速PCB设计，这些走线方式你要知道！ 高速射频百花潭 2022-01-21 08:53
1、电源布局布线相关 数字电路很多时候需要的电流是不连续的，所以对一些高速器件就会产生浪涌电流。 如果电源走线很长，则由于浪涌电流的存在进而会导致高频噪声，而此高频噪声会引入到其他信号中去。 而在高速电路中必然会存在寄生电感和寄生电阻以及寄生电容，因此该高频噪声最终会耦合到其他电路 ...