本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。 　　该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换 ...

一、简介 　　一般来说，我们要将 FPGA 板子上采集的数据传输到 PC 端有多种方式，如 UART、USB、千兆网、光纤、PCIe等手段，感觉还是千兆网传输的性价比最高，实现上不是很难，传输速率也比较快。以太网的分类有标准以太网（10Mbit/s），快速以太网（100Mbit/s）和千兆 ...

原创博客，转载请注明出处：【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片 - 没落骑士 - 博客园 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言　　 　　本文设计思想采用 ...

作者：杨领well 来源：CSDN 原文：https://blog.csdn.net/yanglingwell/article/details/81266408 版权声明：本文为博主原创文章，转载请附上博文链接！ TCP/IP协议(2): 以太网(IEEE 802.3)协议 —— 构成有线局域网 ...

mac地址： 　　head中包括的源和目标地址由来：ethernet规定接入internet的设备都必须 ...

DDR2电路设计 在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR、DDR2、DDR3型SDRAM存储器，DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持 ...

原文地址： 　　http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了学习时间了，学习使人快乐。今天我们来简单的聊一聊以太网，以太网在FPGA学习中属于比较高级的内容了，有些同学肯定会感觉以太网学习起来非常不容易。其实，我可以告诉大家，前期 ...

基于FPGA的以太网开发，在调试过的FPGA玩家开来，其实算不上很难的技术！但是如果只是菜鸟级别的选手，没有调试过的话，就有些头疼了！早在自己在实习的时候，就接触到XAUI（万兆以太网口）接口，但是由于某些原因没能参与调试，成为了自己的遗憾，这次在Altera平台下开发百兆以太网，想通过博文的方式 ...