MIG IP控制DDR3读写测试
本文设计思想采用明德扬至简设计法。在高速信号处理场合下，很短时间内就要缓存大量的数据，这时片内存储资源已经远远不够了。DDR SDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯片。DDR操作时序非常复杂，之所以在FPGA开发中用途如此广泛，都要得意于MIG IP核。网上 ...
原文：MIG IP学习笔记
一 DDR 基础知识介绍 DDR基本原理介绍 参考文档： DDR 基础知识介绍 关键时序参数的介绍 参考文档： DDR 详解 以Micron MT J M Gb DDR SDRAM为例 tRCD的概念： 在实际工作中，Bank地址与相应的行地址是同时发出的，此时这个命令称之为 行激活 Row Active 。在此之后，将发送列地址寻址命令与具体的操作命令 是读还是写 ，这两个命令也是同时发出的，所 ...
2018-05-27 23:16 1 1249 推荐指数：
相关推荐
SOME/IP 学习笔记
定义 SOME/IP 即 Scalable service-Oriented MiddlewarE over IP，是定义在传输层（TCP/UDP）之上的面向服务的中间件，是汽车以太网面向服务的架构 SOA 中的重要内容。 功能 SOME/IP 支持： 序列化 RPC 远程 ...
VIVADO 2017.4配置MIG IP注意事项
1、2GB的single rank SODIMMs配置pin还是和以前一样没有问题； 2、8GB SODIMMs配置pin需要注意4点： (1)、所有的DDR3引脚都需要在连续的BANK上，例 ...
基于MIG IP核的DDR3控制器（一）
最近学习了DDR3控制器的使用，也用着DDR完成了一些简单工作，想着以后一段可能只用封装过后的IP核，可能会忘记DDR3控制器的一些内容，想着把这个DDR控制器的编写过程记录下来，便于我自己以后查看吧，哈哈哈，闲话少说开始工作。这个DDR3控制器分两节内容吧，第一节就是MIGIP核的简单介绍和生成 ...
基于MIG IP核的DDR3控制器（二）
上一节中，记录到了ddr控制器的整体架构，在本节中，准备把ddr控制器的各个模块完善一下。 可以看到上一节中介绍了DDR控制器的整体架构，因为这几周事情多，又要课设什么的麻烦，今天抽点时间把这个记录 ...
Xilinx 7系列例化MIG IP core DDR3读写
昨晚找了一下，发现DDR3读写在工程上多是通过例化MIG，调用生成IPcore的HDL Functional Model。我说嘛，自己哪能写出那么繁琐的，不过DDR读写数据可以用到状态机，后期再添砖加瓦吧，当下先对比一下网上找的一段程序和自己例化后的程序。 另外，仿真了十余分钟，最后 ...
TCP/IP详解学习笔记（6）-- IP选路
1.概述 路由算法是用于获取路由表中的路由项目。它是路由选择协议的核心。 2.路由算法的分类 从路由算法能否随网络的通信量或拓扑自适应的进 ...
DPDK IP分片及重组库（学习笔记）
1 前置知识学习 1.1 MTU MTU是最大传输单元（ Maximum Transmission Unit）的缩写，指一个接口无需分片所能发送的数据包的最大字节数。 MTU范围在46 ~ 1500字节，默认一般都是1500。 1）MTU为1500时计算总长度 7字节前导码＋1字节帧开始定 ...