在verilog中，任务task和函数function之间有明显的区别，例如任务可以消耗时间而函数不能，函数里面不能带有诸如#100的时延语句或诸如@(posedge clock)、wait(ready)的阻塞语句，也不能调用任务，还有verilog中的函数必须有返回值，并且返回值必须被使用 ...

verilog在20世纪80年代被创建的时，最初的目的用来描述硬件。因此语言中的所有对象都是静态分配的。特别是，子程序参数和局部变量是被存放在固定位置的，而不像其他编程语言那样存放在堆栈区里。 在v ...

特性: 1,随时查看节点的内部定义 2,类houdini的local variable/global variable功能 3,支持界面表达式paramexpression,方便引用其他节点界面 ...

2015-08-20 周四 晴 http://blog.chinaaet.com/detail/40060 SystemVerilog中包含并发断言和即时断言两种类型的断言。所谓并发断言就是在时钟边沿对变量进行采样并完成测试表达式的计算，它可以在模块、接口、过程块或程序中定义。这里有一点 ...

本节主要内容：动态数组，队列，联合数组，数组基本操作，结构体类型，枚举类型 一：动态数组 1：基础 　　 在run-time才知道元素个数，在compile-time不知道 　 可以 ...

一：认识sv 1：关键字 　　verification，assertion，coverage，功能验证，simulation技术，OOP属性 2：主要内容 　　（1）verification ...

本节主要内容：testbench与design的连接，verilog连接testbench与design的方法，SV的interface，stimulus timing，clocking blocks ...

一：初实assertion 　　断言就是一段描述设计期望行为的代码。 目前， 对断言的使用主要在于仿真， 但断言的能力不仅仅如此。 断言是基于一些更加基础的信息， 我们称之为属性 （ Ｐｒｏｐｅｒｔ ...