如何高效的编写Verlog HDL——菜鸟版
工欲善其事、必先利其器！要想高效的编写verilog没有一个好的编辑器可不行，所以我这里推荐两款十分好用的编辑器Notepad++和Gvim，这两款编辑器由于其强大的添加插件的功能，所以深受代码工作者的喜爱，那么对于FPGA新手而言，我觉的去学较复杂的gvim编辑指令，那就有点本末倒置 ...
原文：如何高效的编写Verilog HDL——进阶版
博主之前写过一篇文章来谈论如何高效的编写Verlog HDL 菜鸟版，在其中主要强调了使用Notepad 来编写Verilog HDL语言的便捷性，为什么说是菜鸟版呢，因为对于新手来说，在还没有熟悉软件和硬件描述语言的时候，使用Notepad 不需要学习成本，几分钟就能用好，利用其中一些功能，便能相对快捷高效的编写代码。很多人习惯了使用Notepad ，包括我在内。但是当我遇见了它 Vim。相对 ...
2018-03-05 08:31 0 5694 推荐指数：
相关推荐
如何高效的编写Verlog HDL（1）——菜鸟版-宁河川+补充
工欲善其事、必先利其器！要想高效的编写verilog没有一个好的编辑器可不行，所以我这里推荐两款十分好用的编辑器Notepad++和Gvim，这两款编辑器由于其强大的添加插件的功能，所以深受代码工作者的喜爱，那么对于FPGA新手而言，我觉的去学较复杂的gvim编辑指令，那就有点本末倒置 ...
浅谈Verilog HDL代码编写风格
学习FPGA、Verilog HDL的同学，我看过一些大神写的代码，然后尽量模仿大神写法，经过好几个大 ...
Verilog HDL基本语句
1.过程语句 Verilog中有两种结构化过程语句：initial和always语句，是行为建模的两种基本语句，所有的行为语句只能出现在这两种结构化过程语句里。 每个initial语句和always语句代表一个独立的执行过程（或过程块）。 一个模块可以包含多条always语句和多条 ...
Verilog HDL语法基础
一个复杂电路的完整Verilog HDL模型是由若个Verilog HDL 模块构成的，每一个模块又可以由若干个子模块构成。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计。 每个模块的内容都是嵌在module ...
Verilog HDL和VHDL的区别
VHDL和Verilog HDL 的区别 低层次建模 VHDL和Verilog HDL都可以描述硬件，然后，在低层次硬件描述上VERILOG HDL好于VHDL。这是因为Verilog HDL最初就是用来创建和仿真逻辑门电路的。实际上，Verilog HDL有内置的门或者是低层次的逻辑门 ...
verilog HDL入门
verilog HDL入门 特点 类C语言 并行执行 硬件描述 设计流程： 自顶向下 前提：懂C语言和简单的数电知识 简单体验 语法很类似C语言，同时不难看出描述的是一个多路选择器 注意 没考虑时延问题 没有说明如果输入a或b是三态的（高阻时 ...
Verilog HDL模型的不同抽象级别
所谓不同的抽象类别，实际上是指同一个物理电路，可以在不同层次上用Verilog语言来描述。如果只从行为功能的角度来描述某一电路模块，就称作行为模块。如果从电路结构的角度来描述该电路模块，就称作结构模块。根据抽象的级别将Verilog的模块分为5种不同的等级: 1)系统级 2）算法级 3）RTL级 ...