Zynq7000开发系列-3（Xilinx交叉编译环境搭建）
一、前言 上一篇文章说了，在开发之前必须先搭建起交叉编译环境，于是这里我们就介绍一下环境的搭建过程。 其实在所安装的Vivado HLx 2016.4中就包含了Xilinx SDK，在该SDK上即可开发Linux上的应用程序，但我在使用的过程中发现该SDK自带的编译器与通常手动安装的交叉编译链 ...
原文：Zynq7000开发系列-7（在Zybo上运行Linaro桌面系统）
目标板：Zybo Z 主机操作系统：Ubuntu . . LTS bit 交叉编译链：arm xilinx linux gnueabi gcc version . . Sourcery CodeBench Lite . Linaro系统：linaro precise ubuntu desktop .tar.gz 准备工作 交叉编译环境搭建，见之前的记录：Zynq 开发系列 新：Xilinx交叉编译 ...
2017-11-19 14:58 1 2385 推荐指数：
相关推荐
Zynq7000系列之芯片引脚功能综述
很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识，然而要很好地进行硬件设计，还必须了解芯片的引脚特性，以确定其是否符合 ...
ZYNQ7000性能分析
提到自动驾驶，机器人视觉，高清摄像机，都要想到摄像头这个单元，先前本侠也讲过一些FPGA应用在高清摄像头和机器视觉中的深度摄像头以及双目摄像头等，FPGA在里面的作用主要是对采集的图像进行处理，对图像 ...
FPGA xilinx7系列 Zynq7000初探资源介绍
Zynq7000系列是基于APSOC的可拓展处理平台，它的本质特征是将一个双核ARM Cortex-A9处理器和一个可编程的FPGA芯片集成到一个片上系统中。在进行Zynq7000的详细说明前，本节首先对架构的高层模型进行介绍，如图2-1所示 ...
ZYNQ7000 LVDS接口输出配置
xilinx 7系列芯片不再支持LVDS33电平，在VCCO电压为3.3V的情况下无法使用LVDS25接口。 有些设计者想通过在软件中配置为LVDS25，实际供电3.3V来实现LVDS33也是无效的，原因是xilinx 7系列芯片在IO配置方面增加了过压保护，因而无法通过欺骗综合软件的方式强行 ...
【黑金ZYNQ7000系列原创视频教程】01.熟悉vivado——纯逻辑led实验
黑金论坛地址： http://www.heijin.org/forum.php?mod=viewthread&tid=36627&extra=page%3D1 爱奇艺地址： ...
ZYNQ7000系列学习之自定义模块构成IP
ZYNQ的自定义IP 1、实验原理 在vivado中可以将自己写的verilog模块封装成IP核，并入bd设计，有效地提高了PS到PL的设计内联能力。同时，这部分的学习可以将verilog的基础知识转移到嵌入式设计中。所以，这是一个基本的能力。 2、实验操作 一、创建工程 这一步 ...
【转】Zynq7000 FPGA引脚功能综述
转自：http://xilinx.eetrend.com/blog/7815 很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识，然而要 ...