PCB设计要点－DDR3布局布线技巧及注意事项
前面高速先生已经讲解过众多的DDR3理论和仿真知识，下面就开始谈谈我们LATOUT攻城狮对DDR3设计那些事情了，那么布局自然是首当其冲了。对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑结构还是FLY-BY拓扑结构.。常规我们DDR3的布局满足 ...
原文：DDR3布线设计要点总结
DDR 的设计有着严格等长要求，归结起来分为两类 以 位的DDR 为例 ： 数据 DQ,DQS,DQM ：组内等长，误差控制在 MIL以内，组间不需要考虑等长 地址 控制 时钟信号：地址 控制信号以时钟作参考，误差控制在 MIL以内，Address Control与CLK归为一组，因为Address Control是以CLK的下降沿触发的由DDR控制器输出，DDR颗粒由CLK的上升沿锁存Addre ...
2017-05-19 14:57 0 4478 推荐指数：
相关推荐
DDR3布线的那些事儿（一）
转载于: http://mp.weixin.qq.com/s?src=3×tamp=1510989886&ver=1&signature=t3ZBSU8dkoN9RG ...
FPGA设计之——DDR3
一、硬件设计 1、DDR3颗粒一侧，控制线、地址线线序不能交换； 2、DDR3颗粒一侧，数据线可随意交换； 3、FPGA一侧，控制线、地址线、数据线均有专用引脚，需全部按要求连接。 这样一是为了硬件布线能通，二是保证了FPGA分配引脚时不会乱，按照专用引脚规定的分配即可 ...
关于DDR3布线规范和技巧
转自于：http://blog.csdn.net/qq_29350001/article/details/51781419 关于DDR3布线的一些规范(个人总结)本规范为个人总结，介绍得比较简单。当然，具体规范不止这么点。写得不好的地方还请见谅。1. 一、阻抗方面 ...
DDR3调试总结
DDR3调试总结 本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立 ...
DDR3调试总结
本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试 ...
DDR3 LAYOUT设计规则（分组，线等等）
DDR3的设计有着严格等长要求，归结起来分为两类（以64位的DDR3为例）： 数据 （DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与CLK归为一组 ...
[笔记]Altera中DDR3设计
DDR3频率自适应 FRC理解！ 参考来源：http://www.cnblogs.com/TFH-FPGA/archive/2012/08/31/2665759.html 转帖注意： uniphy：IP核设置步骤： Memory clock frequency：给DDR的时钟频率 ...