S03_CH01_AXI_DMA_LOOP 环路测试 1.1概述 本课程是本季课程里面最简单，也是后面DMA课程的基础，读者务必认真先阅读和学习。 本课程的设计原理分析。 本课程是设计一个最基本的DMA环路，实现DMA的环路测试，在SDK里面发送数据到DMA然后DMA在把数据发回到DDR ...

S03_CH03_AXI_DMA_OV7725摄像头采集系统 3.1概述 本课程讲解如何搭建基于DMA的图形系统，方案原理如下。 摄像头采样图像数据后通过DMA送入到DDR,在PS部分产生DMA接收中断，在接收中断里面再把DDR里面保持的图形数据DMA发送出去。在FPGA的接收端口部分产生 ...

S03_CH02_AXI_DMA PL发送数据到PS 1.1概述 本课程的设计原理分析。 本课程循序渐进，承接《S03_CH01_AXI_DMA_LOOP 环路测试》这一课程，在DATA FIFO端加入FPGA代码，通过verilog 代码对FIFO写。其他硬件构架 ...

S03_CH04_AXI_DMA_OV5640摄像头采集系统 4.1概述 本课程讲解如何搭建基于DMA的图形系统，方案原理和搭建7725的一样，只是OV5640显示的分辨率是1280X720如下,只是购买了OV5640摄像头的用户可以直接从本章开始学习。 摄像头采样图像数据后通过DMA送入 ...

S03_CH07_AXI_VDMA_OV5640摄像头采集系统 7.1概述 本章内容和《S03_CH06_AXI_VDMA_OV7725摄像头采集系统》只是摄像头采用的分辨率不同，其他原理都一样，由于在《S03_CH06_AXI_VDMA_OV7725摄像头采集系统》中详细介绍了VDMA的原理 ...

S03_CH06_AXI_VDMA_OV7725摄像头采集系统 本课程将对Xilinx提供的一款IP核——AXI VDMA(Video Direct Memory Access) 进行详细讲解，为后续的学习和开发做好准备。内容安排如下：首先分析为什么要使用VDMA、VDMA的作用；然后详细介绍 ...

S03_CH08_DMA_LWIP以太网传输 8.1概述 本例程详细创建过程和本季课程第一课《S03_CH01_AXI_DMA_LOOP 环路测试》非常类似，因此如果读者不清楚如何创建工程，请仔细阅读本季第一课时。 本例程的基本原理如下。 PS通过AXI GPIO IP核启动PL不间断循环 ...

S02_CH12_ AXI_Lite 总线详解 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。 12.2 AXI总线与ZYNQ的关系 AXI（Advanced eXtensible ...