FPGA设计千兆以太网MAC（2）——以太网协议及设计规划
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac. ...
原文：【小梅哥FPGA进阶学习之旅】基于Altera FPGA 的DDR2+千兆以太网电路设计
DDR 电路设计 在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR DDR DDR 型SDRAM存储器，DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持。对于Altera Cyclone IV系列的FPGA，其最高支持到DDR 存储器 不支持DDR 存储器，到 ...
2017-01-04 21:21 0 12180 推荐指数：
相关推荐
基于FPGA的千兆以太网的实现
一、简介 一般来说，我们要将 FPGA 板子上采集的数据传输到 PC 端有多种方式，如 UART、USB、千兆网、光纤、PCIe等手段，感觉还是千兆网传输的性价比最高，实现上不是很难，传输速率也比较快。以太网的分类有标准以太网（10Mbit/s），快速以太网（100Mbit/s）和千兆 ...
小梅哥对于FPGA学习的看法
前言 读研两年了，发表了一篇EI期刊论文，也在高云实习做FPGA开发工程师超过半年，我对一门技能的学习和科研也有更深的认识，其实学好一门专业技能或者搞定任何事，无非就是三点 上面三点就是典型的工科思维：实践（事实）最重要。第二点碰到一个棘手问题 ...
FPGA设计千兆以太网MAC（3）——数据缓存及位宽转换模块设计与验证
本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。 该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换 ...
【转】简谈基于FPGA的千兆以太网
原文地址： http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了学习时间了，学习使人快乐。今天我们来简单的聊一聊以太网，以太网在FPGA学习中属于比较高级的内容了，有些同学肯定会感觉以太网学习起来非常不容易。其实，我可以告诉大家，前期 ...
【小梅哥FPGA进阶教程】第十二章 数字密码锁设计
十二、数字密码锁设计 本文由山东大学研友袁卓贡献，特此感谢 实验目的 实现数字密码锁设计，要求矩阵按键输出且数码管显示输入密码，密码输入正确与否均会有相应标志信号产生。 实验平台 芯航线FPGA核心板、数码管_VGA_PS2模块、矩阵按键模块 实验原理 随着生活质量的提高，当代人 ...
Altera三速以太网IP核使用（下篇）之千兆网接口设计与使用
MAC IP核的主要作用是：实现数据链路层协议，分为TX方向与RX方向，TX方向实现的是在原包文的前面加上7个55和1个D5，RX方向则相反。在使用这个 MAC IP核之前，首先确认下自己使用的网卡是支持千兆网卡还是百兆网卡，我自己的电脑是百兆网卡，百兆网卡只支持百兆速率的传输，要按照百兆网卡 ...
FPGA配置电路设计
Cyclone IV E FPGA要能够正常的工作，除了需要合理的供电外，还需要有正确的配置电路。 Cyclone IV E FPGA是基于SRAM的结构的，而SRAM中的数据掉电就会丢失，因此系统上电后，必须要由配置电路将正确的配置数据加载到SRAM中，然后FPGA才能够正常的运行 ...