FPGA之DDS信号发生器（个人学习参考）
DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，是一项关键的数字化技术 DDS的基本结构主要由相位累加器、相位调制器、波形数据表ROM、D/A转换器等四大结构组成，其中较多设计还会在数模转换器之后增加一个低通滤波器。DDS ...
原文：FPGA学习笔记之DDS
大纲： 什么是DDS DDS是直接数字式频率合成器 Direct Digital Synthesizer 的英文缩写，与传统的频率合成器相比，DDS具有低成本，高分辨率，低功耗，高分辨率，和快速转换时间等优点，广泛应用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。 什么是信号发生器 波形发生器就是一种数据信号发生器，在调试硬件的时候，常常需要加入一些信号，以观察电路工作是否正常，加入的信 ...
2016-08-21 17:11 1 11104 推荐指数：
相关推荐
基于FPGA的DDS设计（一）
最近在学习基于FPGA的DDS设计，借此机会把学习过程记录下来，当作自己的学习笔记也希望能够帮助到学习DDS的小伙伴。 DDS（Direct Digital Synthesizer）直接数字合成器，这是直译过来的名字。设计人员一般把它叫做信号发生器，用它来产生一些数字意义上的波形 ...
基于FPGA的DDS设计（二）
在DDS设计中，如果相位累加器每个时钟周期累加1，就会输出频率为195.313KHz的波形。如果每个时钟周期累加2，就会输出频率为2*195.313KHz的波形·······，如果每两个时钟周期累加1，就会输出195.313/2KHz的波形······，如果按照这样来设计话，不太方便并且输出 ...
FPGA学习笔记（一）——初识FPGA
###### 【该随笔中部分内容转载自小梅哥】 ######### FPGA（Field-Programmable Gate Array，现场可编程门阵列），正如其名，FPGA内部有大量的可编程逻辑功能块，使用verilog HDL（硬件描述语言）实现设计。 玩过单片机 ...
FPGA——DDS原理及代码实现
一、DDS各参数意义 如图，一个量化的32点的正弦波，也就是说一个ROM里存了32个这样的数据，每次读出一个数据要1ms，分别读出1,2,3...30,31,32,共32个点，读取完整的正弦波需要1ms * 32 = 32ms的时间 该正弦波参数为 周期T ...
FPGA内部IP核DDS
项目当中需要正弦信号与余弦信号，首先想到了DDS芯片，例如AD9833、AD9834。由于还需要用FPGA 做一些数据处理，后来干脆直接用FPGA 内部的DDSIP核，同时根据IP核内部的相位累加端口，设置触发信号，使得触发信号更加准时，并且通过PSD 算法计算有效值，相位差更小，精度 ...
基于fpga uart学习笔记
2018年7月24日 uart 接收 部分测试成功，多谢开源骚客 邓堪文老师 ，想学的同学可以微信公众号搜索开源骚客 好啦！言归正传。 1.先附上老师的时序图，自己有点懒不想画，rx_ ...
FPGA学习笔记（转）
http://blog.csdn.net/superuser007/article/details/5884373 1.2.1 FPGA工作原理与简介 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域 ...