FPGA设计之——DDR3
一、硬件设计 1、DDR3颗粒一侧，控制线、地址线线序不能交换； 2、DDR3颗粒一侧，数据线可随意交换； 3、FPGA一侧，控制线、地址线、数据线均有专用引脚，需全部按要求连接。 这样一是为了硬件布线能通，二是保证了FPGA分配引脚时不会乱，按照专用引脚规定的分配即可 ...
原文：FPGA DDR3调试
FPGA DDR 调试 Spartan FPGA芯片中集成了MCB硬核，它可以支持到DDR 。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程，并添加MIG IP核， 接下来进行MIG IP核配置，这里列出主要的部分， 这里选择DDR的类型，并选择使用Spa ...
2016-07-06 19:49 1 17030 推荐指数：
相关推荐
DDR3调试总结
DDR3调试总结 本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立 ...
DDR3调试总结
本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试 ...
DDR3 DDR4 FPGA实现
基于7系列、virtex6等xilinx器件的MIG ip核设计DDR3/4读写控制器，以及基于arria 10器件的DDR4读写控制；DDR3/4的设计，设计的关键点是提高DDR3/4的访问效率，目前设计的性能可以达到DDR3/4理论带宽的80%左右；另一个设计关键点是可移植性高，以及用户 ...
DDR3调试笔记
最近针对黑金的光纤开发板上的DDR3进行了代码学习及板级调试。该模块功能流程已经搞清楚，以后针对DDR3的控制模块可以直接修改调用了，哦也！ 有几个需要注意的细节列举如下： （1）整个DDR3控制模块的架构要清楚，方便以后使用（数据的产生源和消耗源）； 首先说明整个DDR3的工程模块 ...
FPGA基于ISE的DDR3的IP核调用以及历程仿真（4）
上一节。我们已经把USB2.0的同步读写都调试通过，包括使用CHIPSCOP抓取波形，但是USB2.0的功能绝不是仅仅这些，但是基于本次项目我们只需要这些。那么下来就是我们要讲解一下几乎每一个大项目都要用到的DDR。 具体关于DDR的一些基础知识，大家自行补习。话不多 ...
【FPGA】Xilinx-7系的时钟资源与DDR3配置
引子： HP中的DDR需要sys_clk和clk_ref两路输入，HR用户功能也需要usr_clk时钟输入。 但是HR资源IO被完全占用，HP中只有bank33的MRCC/SRCC可以作为fpga的时钟输入。以及为了尽量减少差分晶振的数量，需要合理利用内部时钟资源。 一、先 ...
FPGA基于ISE的DDR3读出数据实现及其仿真（7）
上一节已经实现了DDR3的写数据的驱动、命令端口、写数据端口的介绍以及DDR3的用户数据长度、突发字节等相关寄存器的配置，最终成功地实现了向DDR3中写入一个0-15的连续递增的数据。这一节，就在上一节的基础上继续实现DDR3的读时序及其仿真。 DDR3读数据的时序 ...