我的 FPGA 学习历程（04）—— 练习 verilog 硬件描述语言
这篇讲的是使用 verilog 硬件描述语言编写一个 3 - 8 译码器。 3 - 8 译码器是一个简单的组合逻辑，用于实现并转串，其输入输出关系如下： | 输入 | 输出 ...
原文：VHDL与Verilog硬件描述语言TestBench的编写
VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍，无论是哪种语言，仿真都是必不可少的。而且随着设计复杂度的提高，仿真工具的重要性就越来越凸显出来。在一些小的设计中，用TestBench来进行仿真是一个很不错的选择。VHDL与Verilog语言的语法规则不同，它们的TestBench的具体写法也不同，但是应包含的基本结构大体相似，在VHDL的仿真文件中应包含以下几点：实体和结构 ...
2014-04-30 22:22 2 10394 推荐指数：
相关推荐
Verilog RTL代码及testbench编写
verilog RTL code example 以下是学习verilog语法的例子 verilog testbench 编写 waveform 展示 ...
API的描述语言--Swagger
Swagger是一种Rest API的表示方式。 有时也可以作为Rest API的交互式文档，描述形式化的接口描述，生成客户端和服务端的代码。 一，描述语言：Spec Swagger API Spec是Swagger用来描述Rest API的语言。 API 可以是使用yaml ...
Testbench文件编写纪要（Verilog）
之前在使用Verilog做FPGA项目中、以及其他一些不同的场合下，零散的写过一些练手性质的testbench文件，开始几次写的时候，每次都会因为一些基本的东西没记住、写的很不熟练，后面写的时候稍微熟练了一点、但是整体编写下来比较零碎不成体系，所以在这里简要记录一下一般情况下、针对小型 ...
用VHDL语言描述全减器
图一 全减器原理图 图一是用VHDL语言描述全减器的原理图。全减器依然用到了例化语句。其程序如下: library ieee;use ...
protobuf数据描述语言
1.简介 Protocol Buffers是Google开发的一种数据描述语言，能够将数据进行序列化，可用于数据存储、通信协议等方面。 可以理解成更快、更简单、更小的JSON或者XML，区别在于Protocol Buffers是二进制格式，而JSON和XML是文本格式。 相对于XML ...
移位寄存器的设计（VHDL）及testbench的编写
移位寄存器是一种常用的存储元件，此处由D触发器构成，如下图所示。 当时钟边沿到来时，存储在移位寄存器的数据朝一个方向移动一个BIT位。 移位寄存器的功能主要为：串并转换，并串转换和同步延迟。 vhdl代码如下： Testbench编写： 自动仿真.do文件 ...
漫话规则引擎(3): 规则描述语言
本文最新版已更新至: http://thinkinside.tk/2012/12/06/rule_language.html 在规则引擎中，通常会使用某种表述性的语言（而不是编程语言）来描述规则。所以规则描述语言也是规则引擎的一个重要组成部分。 目前在规则描述语言方面，并没有一个通用的标准获得 ...