原文:用Emacs写Verilog

介绍verilog mode的一个ppt:http: www.veripool.org papers verilog mode veritedium .pdf。它的官方网站:http: www.veripool.org wiki verilog mode 应该是吧,没仔细考证 电脑跑仿真,还得挺长时间的,顺便把用emacs写verilog的方便之处大概总结一下吧,我只能说:太方便了 以前用veri ...

2012-11-19 14:53 0 6221 推荐指数:

查看详情

emacs org-modecnblogs博客

emacs org-modecnblogs博客 Table of Contents 1 引言 2 功能和问题 3 效果演示 1 引言 以下3点叙述 ...

Fri Apr 27 00:49:00 CST 2012 4 3606
emacs org-modecnblogs博客(续)

emacs org-modecnblogs博客(续) Table of Contents 1 前言 2 博客发文 3 发文中的博客代码格式背景的问题 4 结束语 1 前言 ...

Sat Nov 17 03:30:00 CST 2012 17 3410
Emacs+$\LaTeX$ 帮你数学文章

在这个混乱的星球上,有两大神器.一个是Emacs,另一个是……Vim?No.对学数学的人来说,另一大神器是$\LaTeX$.学数学的朋友对于后者可能比较熟悉,$\LaTeX$是计算机界的大牛,图灵奖得主高德纳的力作,是数学论文的不二选择(严格地说高德纳发明的是TeX,$\LaTeX$是在TeX ...

Mon Sep 24 17:31:00 CST 2012 0 4069
VerilogAXI4_lite从机协议

  用过Xilinx Z7系列的过来人应该都很熟悉AXI4_lite协议,Z7的优点就在于有了soc,而如何将PL,PS端的信号互联,Xilinx就用到了AMBA协议的AXI部分。现在就AXI4_li ...

Wed Mar 30 21:48:00 CST 2022 0 1833
Verilog一个74LS160

5-10 用Verilog设计一个功能类似74ls160的计数器。 (1)解题思路 设计一个74ls160,需要知道它的功能表,以及原理图 (2)核心模块代码 module fidv1 (rd,clk,et,load,datain,dataout,cout,ep ...

Sat May 11 05:40:00 CST 2019 0 939
自己动手CPU(基于FPGA与Verilog)

  大三上学期开展了数字系统设计的课程,下学期便要求自己一个单周期CPU和一个多周期CPU,既然要学,就记录一下学习的过程。   CPU——中央处理器,顾名思义,是计算机中最重要的一部分,功能就是周而复始地执行指令。其实开始做这部分之前,想到CPU就觉得很麻烦,毕竟时计算机内部最重要的东西 ...

Wed Apr 04 04:29:00 CST 2018 0 865
verilog的LCD1602 显示

在读本文之前,请先阅读 LCD1602 的 datasheet(百度到处都是) ,熟悉有关的11条指令集。 LCD1602的11个指令集链接 http://www.cnblogs.com/aslme ...

Tue Aug 30 04:23:00 CST 2016 13 8670
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM