原文:[笔记] systemverilog学习笔录

周四 晴 http: blog.chinaaet.com detail SystemVerilog中包含并发断言和即时断言两种类型的断言。所谓并发断言就是在时钟边沿对变量进行采样并完成测试表达式的计算,它可以在模块 接口 过程块或程序中定义。这里有一点是需要声明的,对于变量的采样值是时钟边沿前一时刻相应变量的值。而即时断言只能在过程块中定义的,测试表达式的计算跟Verilog HDL过程块中的行 ...

2012-09-21 11:31 0 5502 推荐指数:

查看详情

SVG学习笔录(一)

  SVG可缩放矢量图形(Scalable Vector Graphics)这项技术,现在越来越让大家熟知,在h5的移动端应用使用也越来越广泛了, 下面让我分享给大家svg学习的经验。   HTML体系中,最常用的绘制矢量图的技术是SVG和HTML5新增加的canvas元素。这两种技术都支持绘制 ...

Wed Aug 26 00:50:00 CST 2015 1 4252
systemverilog学习(4)动态数组

本节主要内容:动态数组,队列,联合数组,数组基本操作,结构体类型,枚举类型 一:动态数组 1:基础    在run-time才知道元素个数,在compile-time不知道   可以 ...

Tue May 15 03:14:00 CST 2018 0 9776
systemverilog学习(1)基础

一:认识sv 1:关键字   verification,assertion,coverage,功能验证,simulation技术,OOP属性 2:主要内容   (1)verification ...

Thu May 10 02:00:00 CST 2018 0 2148
Systemverilog for design 笔记(五)

转载请标明出处 第一章 System Verilog过程块、任务和函数 1.1. verilog通用目的always过程块(procedural block)(可综合) alw ...

Tue Jul 10 01:52:00 CST 2018 0 2415
Systemverilog for design 笔记(七)

转载请标明出处 第一章 接口(interface) 1.1. 接口的概念 接口允许许多信号合成一组由一个端口表示。 1.2. 接口声明 //接口定义 Interface mai ...

Thu Jul 12 02:28:00 CST 2018 0 1513
systemverilog学习(2)interface

本节主要内容:testbench与design的连接,verilog连接testbench与design的方法,SV的interface,stimulus timing,clocking blocks ...

Thu May 10 04:14:00 CST 2018 0 4161
systemverilog学习(9)assertion

一:初实assertion   断言就是一段描述设计期望行为的代码。 目前, 对断言的使用主要在于仿真, 但断言的能力不仅仅如此。 断言是基于一些更加基础的信息, 我们称之为属性 ( Propert ...

Tue Jun 05 01:04:00 CST 2018 0 6041
systemverilog学习(7)OOP

本节关键字:class,methods,数据及其对数据的操作封装起来,继承(inheritance),多态(polymorphism)等等 一:OOP的概念     将数据及其对数据的操作封装在一 ...

Tue May 22 00:45:00 CST 2018 0 3213
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM