Verilog整理笔记之FIFO篇
我想大家都知道，队列是计算机系统中一种比较基本的数据结构。作为队列中的一种，先进先出的FIFO是一种比较常用的存储器单元。FIFO通常有读允许端口、写允许端口、数据输入端口、数据输出端口、FIFO ...
原文：Verilog整理笔记之ROM篇
只读存储器ROM一种是具有n个输入m个输出的组合逻辑电路，说白了，其基本结构也就是有 n 个输入地址信号， m 个数据输出。换句话说，只读存储器ROM就是一个 存储 了n输入 m输出的组合逻辑功能的真值表。另外，只读存储器ROM是一种非易失性存储器，断电也不会使数据丢失。 下面附上笔者自己整理的 ROM的真值表及其程序。 仅为复习整理。 ...
2012-02-20 23:23 0 9386 推荐指数：
相关推荐
Verilog整理笔记之SRAM篇
静态数据存储器SRAM是存储数据比较重要的器件，它由锁存器阵列构成。SRAM外部接口包括片选端口，读允许端口，写允许端口，地址端口，数据输出端口，数据输入端口。在读写数据时，SRAM根据地址信号， ...
Verilog学习笔记基本语法篇（七）········ 生成块
生成块可以动态的生成Verilog代码。可以用于对矢量中的多个位进行重复操作、多个模块的实例引用的重复操作、根据参数确定程序中是否包含某段代码。生成语句可以控制变量的声明、任务和函数的调用、还能对实例引用进行全面的控制。在编程时，应用关键字generate_endgenerate来说明生成的实例 ...
Verilog学习笔记基本语法篇（四）·········块语句
块语句是指将两条或者两条以上的语句组合在一起，使其在格式上更像一条语句。块语句分为两种： 1）用begin_end语句，通常用来标识顺序执行的语句，用它标识的块称作顺序块； 2）用fork_joi ...
Verilog学习笔记基本语法篇（五）········ 条件语句
条件语句可以分为if_else语句和case语句两张部分。 A)if_else语句 三种表达形式 1） if（表达式） 2）if（表达式） 3 ...
Verilog学习笔记基本语法篇（九）········ 任务和函数
task 和 function 说明语句分别用来定义任务和函数，利用任务和函数可以把函数模块分成许多小的任务和函数便于理解和调试。任务和函数往往还是大的程序模块在不同地点多次用到的相同的程序段。 ...
Verilog学习笔记基本语法篇（六）········ 循环语句
在Verilog中存在着4种类型的循环语句，用来控制执行语句的执行次数。 1）forever语句： 连续执行的语句。 2）repeat语句： 连续执行n次的语句。 3）while语句： 执行语句，直至某个条件不满足。 4）for 语句： 三个部分，尽量少用或者不用 ...
我对锤子ROM 功能的看法——功能篇——高效整理桌面图标
我对锤子ROM 功能的看法——功能篇——高效整理桌面图标 高效整理桌面图标 老罗：“锤子Rom的Launcher执行效率超过iPhone连到电脑上的5个屏幕。” 在一个页面中移动一个图标，这个功能在所有的Android ROM中都已经实现，但锤子ROM把动态效果做得非常漂亮。 重要 ...