【Logisim】带有初始化功能的寄存器

属于是拾人牙慧

子电路外观

子电路逻辑

描述：

• Q端 Counter + MUX ： 实现初始化。初始时MUX选择init，待时钟第一个上升沿后，Counter（[Data Bit]:1bit，[Action on Overflow]:Stay at value）达到最大值，Carry出1将MUX选择调回寄存器

• Pull Register ： 实现信号缺省设置。高阻态时上拉至设定电位。

• D端 MUX ： 实现enable置0时，保持寄存器内容。