错误原因：变量类型错误
解决办法：可将错误变量“ ** ”类型改为wire
免责声明！
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。
猜您在找
quartus报错 Error (10054): Verilog HDL File I/O error at sdram_ctrl_tb.v(6): can't open Verilog Design File "Sdram_params.h"
Verilog HDL基本语句
Verilog HDL语法基础
Modelsim error ：Illegal output or inout port connection (port 'divclk').
基于Verilog HDL的超前进位全加器设计
如何高效的编写Verilog HDL——进阶版
win7+vim搭建+verilog HDL IDE
verilog HDL-并行语句之assign
Verilog HDL学习笔记（一）常见错误
Ubuntu error： ssh: connect to host master port 22: No route to host lost connection