L01: Introduction
略
L02: RISC-V Assembly
1、计算机处理器主要有三部分组成：内存、寄存器、算数逻辑单元
算数逻辑单元与寄存器通信，寄存器与内存通信，而算术逻辑单元与内存无法通信
2、Instruction Set Architecture（ISA）
以 RISK-V ISA为例，包含32个寄存器，data width = 32 bits
寄存器与内存区别：
（待补图）
3、Computational Instructions
Arithmetic：add，sub
Comparisons：slt，sltu
Logical：and，or，xor
Shifts：sll，srl，sra
4、Control Flow Instructions
beq ==
bne !=
blt <
bge >=
bltu,bgeu(unsigned version)
5、example
if x1 >= x2: x3=x1+1
else: x3=x2+2
bge x1, x2, else
addi x3,x1,1
else: addi x3,x2,2
6、jal：Unconditional jump and link
7、jalr：Unconditional jump via register and link
8、寄存器的32bits如何分配？
32bits---operation(10 bits)
---source register address(5 bits)
---destination register address(5 bits)
---只剩12bits留给数据存储，这就是数据大小的限制