在PADS logic 中原理图同步PCB
查看文档是不是设计文档的名字，若不是需要更改
具体设置
设置完成，发送网表到PCB中
会弹出这样的txt文件，里面会标记错误等信息
PADS layout中会出现原理图中所有器件的封装形式，需要对其进行分散操作，方便调整位置
最后的布局结果
博主是个小白，记录学习过程，加油！
免责声明！
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。
在PADS logic 中原理图同步PCB
查看文档是不是设计文档的名字，若不是需要更改
具体设置
设置完成，发送网表到PCB中
会弹出这样的txt文件，里面会标记错误等信息
PADS layout中会出现原理图中所有器件的封装形式，需要对其进行分散操作，方便调整位置
最后的布局结果
博主是个小白，记录学习过程，加油！
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。