使用Vivado进行行为级仿真

本文转载自查看原文 2017-08-01 15:58 1800 FPGA

使用Vivado进行行为级仿真

1.编写设计文件

1 module test(
2     input in,
3     output out
4     );
5 
6 assign out = ~in;
7 
8 endmodule

2.编写testbench(Set as Top)

 1 module simu(
 2 
 3     );
 4 
 5 reg clk = 0;
 6 always #10 clk <= ~clk;
 7 
 8 wire out;
 9 
10 test mytest(clk,out);
11 
12 endmodule

3.运行Run Simulation - Run Behavioral Simulation

本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。

猜您在找 Vivado进行仿真流程 Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真 Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真、Testbench Vivado关联Modelsim进行联合仿真 vivado仿真 vue 使用@fullcalendar进行行程展示 RTL行为级仿真、综合后门级功能仿真和时序仿真 Cadence Sigrity仿真--使用Cadence SystemSi对PCB DDR3进行板级仿真病毒分析(三)-利用Process Monitor对熊猫烧香病毒进行行为分析 vivado与modelsim的联合仿真