（原创）Xilinx的ISE生成模块ngc网表文件

本文转载自查看原文 2014-01-02 14:13 11401 Problems_On_FPGA/ Xilinx的ISE生成模块ngc网表文件/ Xilinx_ISE

ISE中，右击“Synthesize”，选中“Process Properties”，将“Xilinx Specific Options：-iobuf”的对勾取消。

将取消模块的ioBuff，因为模块将作为其他模块的内部模块使用。

如下图所示：

注：应用时，需要为每个模块建立.v或者.vhl的blackbox文件。

　　在工程中将ngc和blackbox文件一起加入即可。

　　同时需要在“Implemente Design”中设置“Macro Search Path”属性，如下图。

本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。

猜您在找 Xilinx FPGA用户约束文件（转自xilinx ISE 开发指南 [原创]Xilinx Vivado 2017.4/2018.3/2016.4/2015.4/ISE14.7下载及其安装 Xilinx ISE 14.7 安装教程（原创）详解Quartus导出网表文件：.qxp和.vqm Vivado将模块封装为IP的方法（网表文件）【转】 Xilinx ISE如何调用Modelsim进行联合仿真 Xilinx ISE FIFO读写操作仿真学习 FPGA XILINX ISE下载代码流程 ISE14.7生成.bit文件和mcs文件 Xilinx_ISE 14.7 Win10 闪退