什么叫做真正的理解setup time/hold time呢？
听我道来。
就是要讲明白的setup time和hold time，都知道setup time的公式是
Tclk > Tcq + Tcomb + Tsetup - Tskew
hold time的公式是
Thold < Tcq + Tcomb - Tskew
那么这两个公式是怎么来的呢？就是我要说明的问题
在我下面所举的例子中，Tsetup和Thold都是针对DFF2而言的，而符号含义如下
Tclk = Frequency of clock Tcq = Flop clock to Flop q delay Tcomb = Delay on the combinational logic between the Flops Tsetup = Required setup time of a Flop Thold = Required hold time of a Flop Tskew = Delay between clock edges of two adjacent flops(本例中，是CLK2落后于CLK1的时间)
方便说明时序图给上
（1）setup time
先来看setup time，这时其实要看的是由于p1导致的DFF1的Q端变化在DFF2的D端需要提前Tsetup时间稳定下来
就是以DFF1的p1时刻为基准，数据需要在DFF2的p3时刻采的时候满足Tsetup的要求
那么以DFF1的p1时刻为基准的话，从p1时刻DFF1的值传到DFF2的D端需要的时间就是(Tcq + Tcomb)
那么对于DFF2而言，下一个上升沿来临的时刻相对于p1时刻而言是(Tclk + Tskew)，得到如下式子
(Tclk + Tskew) - (Tcq + Tcomb) > Tsetup
化简即得到平日所见的公式
Tclk > Tcq + Tcomb + Tsetup - Tskew
（2）hold time
对于hold time，即是相对于DFF2的D端而言，p2时钟沿来了之后，不要立刻影响到p3采到的数据，使得p3能正常的采得数据，而p2来临之后，传递到D端时间还是(Tcq + Tcomb)
而这就是要求变化的慢一点，要在p3这个沿之后来才好，那么算上要求的Thold，则需要D端至少保持(Thold + Tskew)这么长的时间，即是
Tcq + Tcomb > Thold + Tskew
经过化简，得到平日里所用的公式
Thold < Tcq + Tcomb - Tskew
这就是setup time/ hold time的公式的由来，理解起来还算不太难，但是就是一开始都是没有很深刻的理解