PCIe link up bug 分析
Xilinx兩塊開發版PCIe link up時間相差很大，Virtex-6開發版PCIe link up時間超過60ms，而Virtex-7 PCIe link up時間只有~25ms. 分析過程： 1. 對比Virtex-6和Virtex-7兩塊開發板上電過程 ...
原文：pcie link/lane number negotiation
在Configuration狀態, link和lane數目切換過程由Downstream端口發起，而Upstream端口不會主動發起，只作為回應。 Link number協商過程： . Downstream端口發送TS ，對於所有的lane, link number設為N，Lane number設為PAD . 進入Configuration狀態后，Upstream端口開始發送TS ，link nu ...
2019-12-02 10:13 0 323 推薦指數：
相關推薦
PCIe（一）
PCI Express是一種總線接口，是計算機主板上最大尺寸的接口，計算機上的網卡、聲卡、以及獨立顯卡，視頻采集卡都是采用的這種接口。是一種高帶寬串行互聯標准，代替了基於總線的通信架構。 主要 ...
Link
鏈接種類 編譯時 靜態庫，整合到可執行文件中 加載時 動態庫，在load時loader看到interp節，調用動態連接器 運行時 由代碼決定加載那個，可以實現熱更新 ...
讀 Ultra Fast Lane Detection
Ultra Fast Lane Detection paper github 貢獻 提出一種簡單有效的車道檢測方法，快且解決了在圖上無車道時推測車道的問題； 快：將語義分割問題轉化成分類問題（減少運算）,Row Anchor， 300+FPS ...
PCIe初探(1/2)
寫在正文之前： 疫情高發，2020的春節，希望大家都能平安度過，武漢加油，祖國加油！ 正文： PCIe一直以來都是在我心頭揮之不去的一片荊棘，不管是主流的X86架構，ARM架構，還是新興的AI芯片，無一不把PCIe總線接口作為重要的互聯接口。而在過去的工作中，芯片架構，總線拓撲，帶寬 ...
PCIe初探(2/2)
上一篇講到了PCIe的事務層，下面會對數據鏈路層和物理層做簡要介紹。 數據鏈路層的主要功能為： TLP傳輸出錯檢測和裁決 LCRC和Sequence Number的生成 存儲發送端的TLP用於重發 為TLP和DLLP做crc校驗 DLLP的ack/nack響應 鏈路初始化和電源 ...
PCIE測試
PCIE測試 SWITCH 由於PCIe總線使用端到端的連接方式，一條PCIe鏈路只能連接一個設備。當一個PCIe鏈路需要掛接多個EP時，需要使用Switch進行擴展。一個標准的Switch具有一個上游端口和多個下游端口。上游端口與RC或者其他Switch的下游端口相連 ...
PCIE training
在PCIe鏈路可以正常工作之前，需要對PCIe鏈路進行鏈路訓練，在這個過程中，就會用LTSSM狀態機。LTSSM全稱是Link Training and Status State Machine。這個狀態機在哪里呢？它就在PCIe總線的物理層之中。 LTSSM狀態機涵蓋 ...