FPGA設計千兆以太網MAC（2）——以太網協議及設計規划
上篇該系列博文中通過MDIO接口實現了PHY芯片的狀態檢測，驗證其已處於1000M 全雙工工作模式。在設計MAC邏輯之前，要先清楚MAC與PHY之間的接口以及以太網協議細節，這樣才能保證網絡的兼容性。本文內容多來自Xilinx官方文檔pg051 tri-mode-eth-mac ...
原文：FPGA設計千兆以太網MAC（3）——數據緩存及位寬轉換模塊設計與驗證
本文設計思想采用明德揚至簡設計法。上一篇博文中定制了自定義MAC IP的結構，在用戶側需要位寬轉換及數據緩存。本文以TX方向為例，設計並驗證發送緩存模塊。這里定義該模塊可緩存 個最大長度數據包，用戶根據需求改動即可。 該模塊核心是利用異步FIFO進行跨時鍾域處理，位寬轉換由VerilogHDL實現。需要注意的是用戶數據包位寬 bit，因此包尾可能有無效字節，而轉換為 bit位寬數據幀后是要丟棄無 ...
2018-10-07 21:44 0 2222 推薦指數：
相關推薦
【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片
原創博客，轉載請注明出處：【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片 - 沒落騎士 - 博客園 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言 本文設計思想采用 ...
【小梅哥FPGA進階學習之旅】基於Altera FPGA 的DDR2+千兆以太網電路設計
DDR2電路設計 在高速大數據的應用中，高速大容量緩存是必不可少的硬件。當前在FPGA系統中使用較為廣泛的高速大容量存儲器有經典速度較低的單數據速率的SDRAM存儲器，以及速度較高的雙速率DDR、DDR2、DDR3型SDRAM存儲器，DDR系列的存儲器都需要FPGA芯片有對應的硬件電路結構支持 ...
基於FPGA的千兆以太網的實現
一、簡介 一般來說，我們要將 FPGA 板子上采集的數據傳輸到 PC 端有多種方式，如 UART、USB、千兆網、光纖、PCIe等手段，感覺還是千兆網傳輸的性價比最高，實現上不是很難，傳輸速率也比較快。以太網的分類有標准以太網（10Mbit/s），快速以太網（100Mbit/s）和千兆 ...
FPGA——以太網MAC層數據發送協議實現及驗證
一、設計思路 FPGA實現MAC層（數據鏈路層）的功能並連接到RTL8211物理層（PHY）芯片實現以太網數據的發送 使用GMII接口 時鍾是125MHz，一次發8bit數據 8bit * 125M = 1000Mbit 所以叫做千兆以太網 RTL8211時序 ...
【轉】簡談基於FPGA的千兆以太網
原文地址： http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了學習時間了，學習使人快樂。今天我們來簡單的聊一聊以太網，以太網在FPGA學習中屬於比較高級的內容了，有些同學肯定會感覺以太網學習起來非常不容易。其實，我可以告訴大家，前期 ...
Altera三速以太網IP核使用（下篇）之千兆網接口設計與使用
MAC IP核的主要作用是：實現數據鏈路層協議，分為TX方向與RX方向，TX方向實現的是在原包文的前面加上7個55和1個D5，RX方向則相反。在使用這個 MAC IP核之前，首先確認下自己使用的網卡是支持千兆網卡還是百兆網卡，我自己的電腦是百兆網卡，百兆網卡只支持百兆速率的傳輸，要按照百兆網卡 ...
基於FPGA的以太網開發
基於FPGA的以太網開發，在調試過的FPGA玩家開來，其實算不上很難的技術！但是如果只是菜鳥級別的選手，沒有調試過的話，就有些頭疼了！早在自己在實習的時候，就接觸到XAUI（萬兆以太網口）接口，但是由於某些原因沒能參與調試，成為了自己的遺憾，這次在Altera平台下開發百兆以太網，想通過博文的方式 ...