Altera三速以太網IP核使用（上篇）之快速仿真
對於比較高級的ip核，altera一般都會提供仿真案例，網上有關於這個IP核的各種仿真方法，但都比較繁瑣，前幾日，朋友跟我分享了一個比較快速高效的仿真方法，這個方法也是他摸索折騰了一段時間才總結出來的，在此，也謝謝他這種毫無保留的分享奉獻精神，估計此套方法可以針對Altera的大多數復雜ip ...
原文：Altera三速以太網IP核使用（下篇）之千兆網接口設計與使用
MAC IP核的主要作用是：實現數據鏈路層協議，分為TX方向與RX方向，TX方向實現的是在原包文的前面加上 個 和 個D ，RX方向則相反。在使用這個 MAC IP核之前，首先確認下自己使用的網卡是支持千兆網卡還是百兆網卡，我自己的電腦是百兆網卡，百兆網卡只支持百兆速率的傳輸，要按照百兆網卡進行管腳配置。 管腳配置 根據數據手冊P P 進行硬件管腳引出： 千兆網連接模式 千兆網的PHY芯片數據接 ...
2018-07-03 17:01 40 4352 推薦指數：
相關推薦
【小梅哥FPGA進階學習之旅】基於Altera FPGA 的DDR2+千兆以太網電路設計
DDR2電路設計 在高速大數據的應用中，高速大容量緩存是必不可少的硬件。當前在FPGA系統中使用較為廣泛的高速大容量存儲器有經典速度較低的單數據速率的SDRAM存儲器，以及速度較高的雙速率DDR、DDR2、DDR3型SDRAM存儲器，DDR系列的存儲器都需要FPGA芯片有對應的硬件電路結構支持 ...
淺析Xilinx 三速以太網MAC IP核（仿真篇）
之前在使用Altera的三速以太網MAC IP的基礎上，完成了UDP協議數據傳輸。此次為了將設計移植到xilinx FPGA上，需要用到xilinx的三速以太網MAC IP核，當然也可以自己用HDL編寫，但必須對數據鏈路層協議有非常清晰的認識。以下是在使用xilinx 三速以太網MAC過程中 ...
FPGA設計千兆以太網MAC（2）——以太網協議及設計規划
上篇該系列博文中通過MDIO接口實現了PHY芯片的狀態檢測，驗證其已處於1000M 全雙工工作模式。在設計MAC邏輯之前，要先清楚MAC與PHY之間的接口以及以太網協議細節，這樣才能保證網絡的兼容性。本文內容多來自Xilinx官方文檔pg051 tri-mode-eth-mac. ...
千兆以太網（6）：以太網接口詳細介紹（轉）
原文鏈接：https://blog.csdn.net/silent123go/article/details/70147287 原文作者：o倚樓聽風雨o --------------------- ...
FPGA之千兆網接口設計與使用(不調用IP核，適用於Alter與Xilinx，簡單粗暴實現udp協議封裝)
之前基於Alter平台寫了調用IP核實現千兆網接口設計的功能，但是其實覺得不是特別的方便，畢竟現在的工作都是vivado跟Quartus來回切，有關三速以太網的IP核設置也比較麻煩，因此想到了這個一勞永逸的辦法，就是不調用IP核，自己設計代碼來實現，可以在任何開發平台迅速應用 ...
基於FPGA的千兆以太網的實現
一、簡介 一般來說，我們要將 FPGA 板子上采集的數據傳輸到 PC 端有多種方式，如 UART、USB、千兆網、光纖、PCIe等手段，感覺還是千兆網傳輸的性價比最高，實現上不是很難，傳輸速率也比較快。以太網的分類有標准以太網（10Mbit/s），快速以太網（100Mbit/s）和千兆 ...
【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片
原創博客，轉載請注明出處：【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片 - 沒落騎士 - 博客園 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言 本文設計思想采用 ...