以太網PHY 芯片之 MII/MDIO接口詳解
本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信號定義，及相關知識，同時本文也對RJ-45接口進行了總結，分析了在10/100模式下和1000M模式下的設計方法。 MII接口提供了MAC與PHY之間、PHY與STA(Station ...
原文：【重新發布，代碼開源】FPGA設計千兆以太網MAC（1）——通過MDIO接口配置與檢測PHY芯片
原創博客，轉載請注明出處： 重新發布，代碼開源 FPGA設計千兆以太網MAC 通過MDIO接口配置與檢測PHY芯片 沒落騎士 博客園 https: www.cnblogs.com moluoqishi p .html 一 前言 本文設計思想采用明德揚至簡設計法。以太網這一高效實用的數據傳輸方式應用於各個領域，如網絡交換設備，高速網絡相機等。雖然各FPGA廠商都提供MAC IP核，但大多收費，有時無 ...
2018-06-05 14:50 1 5638 推薦指數：
相關推薦
以太網學習（三）——FPGA的MAC與PHY芯片之間的接口，以及RGMII接口時序
主要有SMII, MII, RMII, GMII, RGMII這幾種接口，其中SMII是串行的接口，引腳最少。 MII接口 通信速率10M/100M（百兆以太網的通信接口） ETH_RXC：PHY側輸出給MAC的以太網的接受時鍾 ETH_RXDV：PHY側輸出給MAC ...
FPGA設計千兆以太網MAC（2）——以太網協議及設計規划
上篇該系列博文中通過MDIO接口實現了PHY芯片的狀態檢測，驗證其已處於1000M 全雙工工作模式。在設計MAC邏輯之前，要先清楚MAC與PHY之間的接口以及以太網協議細節，這樣才能保證網絡的兼容性。本文內容多來自Xilinx官方文檔pg051 tri-mode-eth-mac ...
網口掃盲三:以太網芯片MAC和PHY的關系
問:如何實現單片以太網微控制器? 答:訣竅是將微控制器、以太網媒體接入控制器(MAC)和物理接口收發器(PHY)整合進同一芯片,這樣能去掉許多外接元器件.這種方案可使MAC和PHY實現很好的匹配,同時還可減小引腳數、縮小芯片面積.單片以太網微控制器還降低了功耗,特別是在采用掉電模式的情況下 ...
網口掃盲三:以太網芯片MAC和PHY的關系
問：如何實現單片以太網微控制器? 答：訣竅是將微控制器、以太網媒體接入控制器(MAC)和物理接口收發器(PHY)整合進同一芯片，這樣能去掉許多外接元器件。這種方案可使MAC和PHY實現很好的匹配，同時還可減少引腳數、縮小芯片面積，單片以太網微控制器還降低了功耗，特別是在采用掉電模式 ...
網口掃盲三:以太網芯片MAC和PHY的關系
轉載：http://www.cnblogs.com/jason-lu/articles/3195473.html 問:如何實現單片以太網微控制器? 答:訣竅是將微控制器、以太網媒體接入控制器(MAC)和物理接口收發器(PHY)整合進同一芯片,這樣能去掉許多外接元器件.這種方案可使MAC ...
FPGA設計千兆以太網MAC（3）——數據緩存及位寬轉換模塊設計與驗證
本文設計思想采用明德揚至簡設計法。上一篇博文中定制了自定義MAC IP的結構，在用戶側需要位寬轉換及數據緩存。本文以TX方向為例，設計並驗證發送緩存模塊。這里定義該模塊可緩存4個最大長度數據包，用戶根據需求改動即可。 該模塊核心是利用異步FIFO進行跨時鍾域處理，位寬轉換 ...
以太網PHY和MAC
以太網PHY和MAC對應OSI模型的兩個層——物理層和數據鏈路層。 物理層定義了數據傳送與接收所需要的電與光信號、線路狀態、時鍾基准、數據編碼和電路等，並向數據鏈路層設備提供標准接口（RGMII / GMII / MII）。 數據鏈路層則提供尋址機構、數據幀的構建、數據差錯檢查、傳送控制 ...