C语言实现时间差、星期、天数算日期（转）
原文地址：http://blog.sina.com.cn/s/blog_7c59079701011a9j.html 最近因为一个项目需要，默认一个时间值，即当天的前一天日期，顺手就将其他的几个功能一并实现了，主要为 1、两个日期之间的时间差 2、某个日期之后，绝对值差值之后的某个日期 ...
原文：Verilog 语言实现时间计数
FPGA实现时间计数其实算是很基础的功能，首先我们先通过公式了解时间与频率的关系： T 这里的f表示频率，T表示周期， 的话就是时间国际单位下的 秒。对于FPGA来说f表示的是时钟的频率，T就是该频率下的周期。对于 MHz的时钟信号来说，T f ns。对于 MHz信号， T f ns。 知道了以上的基本概念就可以知道具体时间其实就是时钟周期的累加。比如在 MHz 的信号下，需要得到 us的时间， ...
2022-03-28 10:04 0 749 推荐指数：
相关推荐
单周期CPU——verilog语言实现
一. 实验内容 设计一个单周期CPU，要求： 1. 实现MIPS的20条指令 2. 在该CPU上实现斐波那契函数 计算机每执行一条指令都可分为三个阶段进行。即取指令（IF）——>分析指令（ID）——>执行指令（EXE） 取指令：根据程序计数器PC中的指令地址，从存储器中 ...
排序算法的C语言实现(下 线性时间排序：计数排序与基数排序)
计数排序 计数排序是一种高效的线性排序。 它通过计算一个集合中元素出现的次数来确定集合如何排序。不同于插入排序、快速排序等基于元素比较的排序，计数排序是不需要进行元素比较的，而且它的运行效率要比效率为O（nlgn）的比较排序高。 计数排序有一定的局限性，其中最大的局限就是它只能用于整型 ...
Verilog语言实现并行（循环冗余码）CRC校验
1 前言 （1） 什么是CRC校验？ CRC即循环冗余校验码：是数据通信领域中最常用的一种查错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查（CRC）是一种数据传输 ...
32位除法器的verilog语言实现
32位除法器verilog语言实现的原理 对于32位的无符号数除法，被除数a除以除数b，他们的商和余数一定不会超过32位，首先将a转换成高32位为0，低32位为a的temp_a，再将b转换成高32位为b，低32位为0的temp_b。在每个周期开始前，先将temp_a左移一位，末尾补 ...
js 实现时间相减
...
每天进步一点点------verilog语言实现的分频
一 、占空比50%的任意奇数分频 如果要实现占空比为50%的三分频时钟，可以通过待分频时钟下降沿触发计数，和上升沿同样的方法计数进行三分频，然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算，即可得到占空比为50%的三分频时钟。这种方法可以实现任意的奇数分频。归类为一般的方法 ...
Xilinx ISE14.1用Verilog语言实现一个半加器并测试
<一>建立一个工程 注：Xilinx ISE的安装在此不再过多说明，网上有参考资料 1.打开软件进入如下界面 2.创建工程 File-->New Proje ...