基于MIG IP核的DDR3控制器（一）
最近学习了DDR3控制器的使用，也用着DDR完成了一些简单工作，想着以后一段可能只用封装过后的IP核，可能会忘记DDR3控制器的一些内容，想着把这个DDR控制器的编写过程记录下来，便于我自己以后查看吧，哈哈哈，闲话少说开始工作。这个DDR3控制器分两节内容吧，第一节就是MIGIP核的简单介绍和生成 ...
原文：MIG(Memory Interface Generator)--用于读写DDR的控制器
一 MIG核设置： cloking 时钟模块配置 Memory Device Interface Speed : 芯片的时钟频率 一般选择默认 MHz Phy to controller clock frequency ratio: 物理层与控制器时钟频率比,即DDR内部时钟和用户时钟的频率比，此处默认为 : 模式,且只有 : 模式 Reference Input Clock Speed : 参考 ...
2022-01-18 22:02 0 2061 推荐指数：
相关推荐
基于MIG IP核的DDR3控制器（二）
上一节中，记录到了ddr控制器的整体架构，在本节中，准备把ddr控制器的各个模块完善一下。 可以看到上一节中介绍了DDR控制器的整体架构，因为这几周事情多，又要课设什么的麻烦，今天抽点时间把这个记录完了，不然以后都忘了DDR该咋去控制了。 从本次实验的整体功能模块可以看出 ...
MIG IP控制DDR3读写测试
关于MIG控制DDR的资料很多，因此本文只讲述个人认为较重要的内容。由于MIG IP核用户接口时序较复 ...
DDR2（5）：DDR2自动读写控制器
本讲整理一下，如何利用上一讲的 DDR2_burst 打造一个可以自动读写的 DDR2 控制器，让其能够方便的使用于我们的工程中。以摄像头ov7725 采集 640x480 分辨率的显示为例，整理这次的设计过程。 一、模块例化 从例化可以看出，本次 DDR2 设计 ...
DDR3（5）：DDR3自动读写控制器
和 DDR2 的设计类似，在 DDR3_burst 的基础上，添加 FIFO，打造一个可以自动读写的 DDR3 控制器，让其能够方便的适用于不同的场合。 一、DDR3_ctrl 1、架构 由架构图可以看出，DDR3_ctrl 模块由写FIFO、读FIFO ...
DDR2（3）：自定义读写控制器和DDR2 IP信号说明
官方的例程还是比较难懂，现在试着在上次的工程上进行修改，做一个简单的读写测试。 一、新建顶层工程 建立工程 top.v，其效果即原先的 DDR2_example_top.v，记得右键设置为顶层模块，主要修改了以下几点： （1）端口信号名字； （2）增加 PLL 生成 100Mhz ...
回看《例说FPGA》---DDR2控制器集成与读写测试
回看《例说FPGA》 ---DDR2控制器集成与读写测试 1.DDR2 IP核的配置 需要弄清楚的选项主要有： PLL reference clock ...
关于DDR3控制器的使用
关于DDR3控制器的使用 本文主要关注的是DDR控制器中，AXI信号部分的逻辑控制 观察axi信号输入输出的方向，需要注意的一点是：ready 信号总是与 addr 和 data 信号方向相反。 ...