RTL视图 设计目标：通过FPGA控制，轮流切换通道进行ADC读数据，并将数据暂存到FIFO中，同时读FIFO中的数据，通过串口打印到PC机端。FIFO采用的是 位宽的，深度用的 个字节。 串口设计要点：串口发送模块，采用连续不间断的发送两个字节，这样一共需要发出 个bit数据，这样就避免FIFO读出 位宽的数据进行分段发 。 首先需要设计第一个计数器，对位宽进行计数，也就是波特率，这里采用 的波 ...
2021-12-22 20:21 1 2739 推荐指数：
RTL视图： 此次修改了串口模块，和FIFO控制模块。 串口模块：以后遇到FIFO位宽不管是8位 或 16位 或 32位 ，串口模块都可以通用，而不需要根据FIFO的位宽再做相应更改。输入的data_in位宽定义的是8位， 上个“实验1”中data_in是定义16位宽，要连续发送两个 ...
一、设计思路 5字节（40bit）数据准确的发送给8输入端口，如何发送？ 首先要设计一个字节计数器来算数据发送到了哪一个字节 设计三个状态，分别为：空闲状态、准备发送状态、发送数据状态 准备发送状态主要完成的工作是：每到一个字节就使能串口模块以及加载数据 ...
一、模块框图及基本思路 tx_module：串口发送的核心模块，详细介绍请参照前面的“基于Verilog的串口发送实验” fifo2tx_module：当fifo不为空时，读取fifo中的数据并使能发送 tx_fifo：深度为1024,8位宽度fifo tx_interface：前面 ...
RTL视图 工作流程： （1）、当uart_rxd模块检测到rxd_din信号上有下降沿时，启动uart_rxd计数器器，并准备接收数据，当收完一个完整字节时，产生data_out_vld ，用于通知FIFO准备开始写入FIFO （2）、当FIFO收到din_vld有效信号 ...
Ⅰ、概述 上一篇文章讲述的内容是:三通道逐次转换(单次、单通道软件触发)，也就是说3条通道要三次软件触发才能完成转换，而且是通过软件读取转换数值。 本文讲述三通道DMA连续转换(3通道、软件单次触发)，也就是说3条通道只需要一次软件触发就能完成转换，使用DMA保存在数值。 上一篇 ...
方法一： 直接把float数据拆分为4个unsigned char（由于数字没法拆分，所以只能用指针的），发过去，在合并为float。 其中有两点要注意。 （1）大端存储，小端存储；如果搞错读取数据就不是你接收的数据地址（我主要使用了fpga，arm以及PC机，很有可能存储方式不同，一般 ...
先上代码吧： /*-------------------------------------------------------------- 日期：2012/1/1 功能：串口接收转发到网络 ...
51单片机串口通信 环形缓冲区队列最近在做毕业设计刚好涉及到51单片机，简单的研究一下发现51单片机串口只有一个字节的缓存，如果遇到单片机串口中断没有及时处理SBUF的值或者串口中断长时间未退出很容易照成数据丢失，于是就自己写了个缓冲区，代价就是消耗一部分内存空间，时间-空间本来就是一对矛盾体，想 ...
