数字逻辑与EDA设计
-------------读《数字逻辑与EDA设计》(广工版)小结 目录 第一章 数字逻辑基础 1.1数制与码制★★★ 数制 码制 1.2基本及常用的逻辑运算★★ 1.2逻辑函数表示方法★★ 1.3逻辑函数的化简 ...
原文：数字逻辑实践3->EDA技术与Verilog设计
本文属于EDA技术概述类文章。对EDA技术现状进行介绍。 EDA技术及其发展 概念 EDA Electronic Design Automation ，指的是以计算机为工作平台，以EDA软件工具为开发环境，以PLD期间或者ASIC专用集成电路为目标期间设计实现电路系统的一种技术。 电子CAD Computer Aided Design 狭义的CAD 偏重于 制图 和 建模 几何模型 ，广义CAD即 ...
2021-11-23 15:52 0 1361 推荐指数：
相关推荐
数字逻辑实践2->Verilog编写规范
来源：数字逻辑与Verilog设计实验课讲解，个人做的笔记与整理。 00 规范的重要性 良好的编程风格有利于减少消耗的硬件资源，提高设计的工作频率 。 提高系统的可移植性和可维护性。 程序的格式化能体现程序员的基本素质和整个团队的风貌。 01 命名规则 有C ...
EDA电子设计技术与应用
EDA电子设计技术与应用 电子设计自动化（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。 EDA ...
数字逻辑实践5->Verilog语法 | wire 与 reg 的选择与特性总结
问题起因：最初学习数字逻辑设计理论的时候还没有注意到，在实验课上写代码的时候发现了一个问题： 对于源码模块的变量定义，何时定义为reg、何时定义为wire？它们各自又有什么特性和物理意义？ 1. wire wire是网络数据类型的关键字。 网络数据类型表示结构实体(例如门)之间的物理连接 ...
基于Verilog HDL 的数字时钟设计
基于Verilog HDL的数字时钟设计 一、实验内容： 利用FPGA实现数字时钟设计,附带秒表功能及时间设置功能。时间设置由开关S1和S2控制，分别是增和减。开关S3是模式选择：0是正常时钟显示；1是进入调分模式；2是进入调时模式；3是进入秒表模式，当进入秒表模式时，S1具有启动 ...
数字逻辑实践4->面向硬件电路的设计思维--FPGA设计总述
本文是对实验课上讲解的“面向硬件电路的设计思维”的总结，结合数字逻辑课本，进行提炼和整理。 主要来源是课件与本人整理，部分参考了网络大佬的博客。 本文主要介绍不同于之前软件设计思维的硬件设计思维，从非阻塞赋值、并行、面积速度转换、同步电路设计原则、模块划分设计、if-case对比等方面进行整理 ...
数字电路与逻辑设计
://www.bilibili.com/video/BV1NE411r7dr 基础门电路 基础逻辑代数 式(8 )、 ...
《Verilog数字系统设计教程》第3版 夏宇闻
目录 目录 目录 第1章 Verilog的基本知识 第2章 Verilog语法的基本概念 第2版 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 ...