数字asic流程实验（四） DC综合
数字asic流程实验（四） DC综合 1.Design Compiler 简介 Design Compiler（以下简称DC）是Synopsys公司用于做电路综合的核心工具，可以将HDL描述的电路转换为基于工艺的门级网表。 逻辑综合分为三个阶段： 转译（Translation ...
原文：数字asic流程实验（一） 环境准备
数字asic流程实验 一 环境准备 .前言 该系列博客主要参考北京理工大学 基于标准单元法数字集成电路设计 实验课程指导书，进行了数字ASIC从设计到实现所需要的源代码 Verilog 编写，前仿真，逻辑综合，布局布线，静态时序分析，等效性检验，以及后仿真的流程。 实验所使用的软件包括： Modelsim：Mentor公司推出的专业的HDL语言仿真软件，是本次实验中前仿真和后仿真所使用的软件 De ...
2021-07-24 15:56 0 333 推荐指数：
相关推荐
数字asic流程实验（五） ICC布局布线
数字asic流程实验（五） ICC布局布线 1.IC Compiler简介 IC Compiler（以下简称ICC）是Synopsys公司用于把门级网表转换成代工厂可用于掩膜的版图信息的工具。其基本工作流程为 数据准备（Data Setup）：将门极网表、约束文件、元件库、工艺 ...
数字asic流程实验（二） CIC滤波器简述
数字asic流程实验（二） CIC滤波器原理简述 1.概述 本次实验需要实现的数字ASIC为一个CIC滤波器，CIC滤波器是一种FIR数字滤波器，其优点为结构简单，与一般的FIR数字滤波器相比，不需要大量的乘法器，只需要加法器和延时，大大简化了运算过程，也不需要存储器保存滤波器系数；其缺点 ...
数字asic流程实验（三） Verilog编写&前仿真
数字asic流程实验（三） Verilog编写&前仿真 1.Verilog编写 本次实验要实现的是一个三级抽取CIC滤波器，抽取系数为64。回顾上一章节中的CIC滤波器结构，可以发现其硬件实现是非常简单的，积分器的部分通过加法器与D触发器即可实现，降采样通过分频器实现，梳状器的部分 ...
数字asic流程实验（六） 静态时序分析&等效性检验&后仿真
数字asic流程实验（六） 静态时序分析&等效性检验&后仿真 1.静态时序分析 PrimeTime（以下简称PT）是Synopsys的一个全芯片、门级静态时序分析工具，是当今大型芯片设计的设计和分析流程的重要组成部分。 时序分析手段可分为动态时序分析（Dynamic ...
FPGA&ASIC基本开发流程
FPGA&数字IC笔面试常考系列 题目：简述ASIC设计流程，并列举出各部分用到的工具。 ASIC开发基本流程 芯片架构，考虑芯片定义、工艺、封装 RTL设计，使用Verilog、System Verilog、VHDL进行描述 功能仿真，理想情况下的仿真 验证，UVM验证 ...
准备 KVM 实验环境 - 每天5分钟玩转 OpenStack（3）
KVM 是 OpenStack 使用最广泛的 Hypervisor，本节介绍如何搭建 KVM 实验环境 安装 KVM 上一节说了，KVM 是 2 型虚拟化，是运行在操作系统之上的，所以我们先要装一个 Linux。Ubuntu、Redhat、CentOS 都可以 ...
CI框架源码阅读笔记1 - 环境准备、基本术语和框架流程
最开始使用CI框架的时候，就打算写一个CI源码阅读的笔记系列，可惜虎头蛇尾，一直没有行动。最近项目少，总算是有了一些时间去写一些东西。于是准备将之前的一些笔记和经验记录下来，一方面权作备忘，另一方面时刻提醒自己：借鉴和学习才有出路，忘记过去意味着背叛！ 基本术语说明 在本文开始之前 ...