原文:校招基础——IC工艺

最能描述集成电路工艺技术水平的技术指标是 B A 晶片直径 B 特征尺寸 C 芯片面积 D 封装 相同工艺条件下,下列哪种逻辑的组合逻辑延迟最长 A A 输入异或门 B 输入与非门 C 输入或门 D 输入反相器 对于 nm制程芯片,合法的电压,环境温度范围内,以下哪种情况内部信号速度最快: B A:温度低,电压低 B:温度低,电压高 C:温度高,电压低 D:温度高,电压高 电容的作用包括 A,C ...

2020-09-10 11:05 0 619 推荐指数:

查看详情

基础——IC设计

1、IC设计的基本流程 1.需求分析 分析用户或市场的需求,并将其翻译成对芯片产品的技术需求。(Office) 2.规格制定 芯片需要达到的具体功能和性能方面的要求。 (Office) 3.方案设计 根据设计的功能需求和算法分析的结果,设计芯片的构架,并对不同的方案进行比较,选择 性能价格 ...

Thu Sep 10 18:45:00 CST 2020 0 1161
基础——CMOS管

1、CMOS/TTL/ECL电路的比较 补充:CMOS和TTL电路的区别是什么? 结构:CMOS电路由场效应管,TTL由双极性晶体管构成。 电平范围:CMOS逻辑电平范围大(5~15 ...

Thu Sep 10 05:37:00 CST 2020 0 1113
基础——时钟

1、什么是时钟抖动(jitter) 芯片的某一个给定点上时钟周期发生暂时性变化,即达到电路某一点的连续时钟边沿之间间隔的变化称为时钟抖动。 2、什么是时钟偏移(skew) 时钟信号到达 ...

Thu Sep 10 18:30:00 CST 2020 0 851
基础——FPGA基础

1、典型FPGA的开发流程 2、FPGA内部资源包括哪些及作用? 1)、输入输出单元(IOB) 可编程输入/输出单元简称 I/O 单元,是芯片与外界电路的接口部分,完成不同电气特性下对 ...

Thu Sep 10 04:46:00 CST 2020 0 1052
基础——竞争与冒险

1、毛刺 信号在器件内部通过连线和逻辑单元时有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是 ...

Thu Sep 10 18:03:00 CST 2020 0 464
基础——同步和异步

1、 组合电路、时序电路 (1) 组合逻辑电路:数字电路满足任意时刻的输出仅仅取决于该时刻的输入; (2) 时序逻辑电路:数字电路任意时刻的输出不仅取决于当前时刻的输入,而且还取决于数字电路原来的 ...

Thu Sep 10 18:12:00 CST 2020 0 2022
基础——速度与面积

1、速度和面积互换原则 所谓速度,是指整个工程稳定运行所能达到的最高时钟频率,他不仅和FPGA内部各个寄存器的建立时间、保持时间以及FPGA与外部接口的各种时序要求有关,而且还和两个紧邻的寄存器间的 ...

Thu Sep 10 18:13:00 CST 2020 2 660
基础——FIFO深度

1、读写没有空闲周期。(fA>fB) fA = 80MHz fB = 50MHz Burst Length = 120 读写之间没有空闲周期,是连续读写一个突发长度。 解法: ...

Thu Sep 10 18:33:00 CST 2020 0 1387
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM