校招基础——CMOS管
1、CMOS/TTL/ECL电路的比较 补充：CMOS和TTL电路的区别是什么？ 结构：CMOS电路由场效应管，TTL由双极性晶体管构成。 电平范围：CMOS逻辑电平范围大（5~15 ...
原文：校招基础——时钟
什么是时钟抖动 jitter 芯片的某一个给定点上时钟周期发生暂时性变化，即达到电路某一点的连续时钟边沿之间间隔的变化称为时钟抖动。 什么是时钟偏移 skew 时钟信号到达数字电路各个部分所用时间的差异。由于时钟源到达不同寄存器所经历路径的驱动和负载的不同，时钟边沿的位置有所差异，因此就带来了 skew。 二者区别：Jitter是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有 ...
2020-09-10 10:30 0 851 推荐指数：
相关推荐
校招基础——FPGA基础
1、典型FPGA的开发流程 2、FPGA内部资源包括哪些及作用？ 1)、输入输出单元（IOB） 可编程输入/输出单元简称 I/O 单元，是芯片与外界电路的接口部分，完成不同电气特性下对 ...
校招基础——速度与面积
1、速度和面积互换原则 所谓速度，是指整个工程稳定运行所能达到的最高时钟频率，他不仅和FPGA内部各个寄存器的建立时间、保持时间以及FPGA与外部接口的各种时序要求有关，而且还和两个紧邻的寄存器间的逻辑延时、走线延时有关。 所谓面积，可通过一个工程运行所消耗的触发器、查找表数量或者等效门数量 ...
校招基础——FIFO深度
1、读写没有空闲周期。（fA>fB） fA = 80MHz fB = 50MHz Burst Length = 120 读写之间没有空闲周期，是连续读写一个突发长度。 解法： ...
校招基础——低功耗
电容值*电压平方 （1）控制工作频率 ① 门控时钟，降低活动因子，降低时钟网络和D触发器功耗； ...
校招基础——IC工艺
1、 最能描述集成电路工艺技术水平的技术指标是（B） A、晶片直径 B、特征尺寸 C、芯片面积 D、封装 2、 相同工艺条件下，下列哪种逻辑的组合逻辑延迟最长（A） A、2输入异或门 B、 ...
校招基础——竞争与冒险
1、毛刺 信号在器件内部通过连线和逻辑单元时有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于 ...
校招基础——同步和异步
1、 组合电路、时序电路 （1） 组合逻辑电路：数字电路满足任意时刻的输出仅仅取决于该时刻的输入; （2） 时序逻辑电路：数字电路任意时刻的输出不仅取决于当前时刻的输入，而且还取决于数字电路原来的状态; 2、 同步电路、异步电路 （1） 同步电路：各触发器的时钟端全部连接 ...