校招Verilog——频率检测计
要求： 参考时钟 50Mhz，检测时钟为 1-200Mhz，写出Verilog来。 一、设计 二、仿真 ...
原文：校招Verilog——序列检测机【转】
一 序列检测发生器 以产生 的序列为例，设计代码如下： 仿真结果如下： RTL视图如下： 用了 位的移位寄存器，需要 个触发器来实现。 二 序列检测机 Moore型 检测序列 ，检测到输出为 ，否则输出为 。 Moore型 无重叠检测的状态转移图 无重叠检测，即如果出现 ，只会检测到一个 。 Verilog代码 有重叠检测 无重叠检测，即如果出现 ，会检测到两个 。只需要将无重叠检测的状态转移图里 ...
2020-08-17 20:52 0 845 推荐指数：
相关推荐
校招Verilog——数据拼接
一、整数倍拼接 二、非整数倍拼接 ...
校招Verilog——同步FIFO和异步FIFO
一、同步FIFO 1、代码 2、仿真 二、异步FIFO 1、分析 （1）格雷码 比较空满时，需要读写地址进行判断，二者属于跨时钟域，需要进行打拍的 ...
校招Verilog——冒泡排序
...
校招基础——数电和Verilog
1、逻辑函数的表示方法 常用的逻辑函数表示方法有逻辑真值表，逻辑函数式，逻辑图，波形图，卡诺图和硬件描述语言等。 2、什么是格雷码？ 在一组数的编码中，若任意两个相邻的代码只有一位二进制数 ...
FPGA 状态机-序列检测器verilog
实现功能：检测出串行输入数据4位Data二进制序列0101，当检测到该序列的时候，out=1，否则out=0 （1）给出状态编码，画出状态图 （2）门电路实现 （3）verilog实现 首先规定Q3Q2Q1为刚输入的三位数，接下来要输入的数是A,Z为输入A以后的状态机的输出结果，则可以画出 ...
校招Verilog——串并转换和并串转换
一、串并转换 二、并串转换 参考资料：https://blog.csdn.net/Reborn_Lee ...
校招Verilog——glitch free时钟切换电路
要求： 用 Verilog 实现 glitch free 时钟切换电路。输入 sel，clka，clkb，sel 为 1 输出 clka，sel 为 0 输出 clkb。 一、有毛刺写法 二、两个时钟是倍数关系 三、两个时钟 ...