问题描述：在使用Altium Designer设计PCB时，可以将各个模块电路的器件联合为一个整体，方便后期对PCB布局进行修改，例如整体移动器件等。在Cadence Allegro中如需整体移动器件调整布局，可以将需要移动的器件全部选中，然后再进行移动，这种方法比较麻烦，而且容易出错。那么在Allegro中如何将一个模块电路的器件联合为一个整体呢 需要建立元件Group 方法步骤：一 元件Gro ...
2020-07-01 10:27 0 547 推荐指数：
Allegro PCB Design GXL (legacy) version 16.6-2015 使用slide推挤走线，走线的宽度就会发生改变。 后来发现是因为约束管理器（Constraint Manager）中设置了最大线宽（Max Line Width）。 把最大 ...
Allegro PCB Design GXL (legacy) version 16.6-2015 菜单Setup > User Preferences... 在User Preferences Editor窗口中，选File_management > Autosave ...
Allegro PCB Design GXL (legacy) version 16.6-2015 1、菜单：Setup > User Preferences... 2、User Preferences Editor > Logic > ...
方法① 第一步：打开brd格式的PCB文件之后，点击菜单栏中Display-Element（或按照我下图框选的工具栏菜单）激活show element命令；快捷键F4 第二步：把所有的焊盘全打开（其他的可以隐藏，比如线、铜、过孔等等） 第三步 ...
1. 鼠标设定: 在ALLEGRO视窗 LAYOUT时,每执行一个指令例：Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便. 1) 控制面版＞滑鼠之移动选项中,指到预设按钮（或智慧型移动）：取消“在对话方块将滑鼠指标移到预设按钮 ...
1、OrCAD Capture CIS绘制原理图 1.1、快捷键 (1)放置连线 w (2)放置net名称 n 放下一个时再按n可以编辑名字 (3)编辑属性 ctrl + e 1.2、常用操作 (1)添加元件库 左侧工程目录，选中 ...
1，导入网表： file-import-logic type的话我使用的是cis（cpture），import directory选择orcad里面生成网表时所生成的文件夹allegro；导入成功命令行会提示successful，如下图所示 之后点击place-manually ...
本文只讲述使用 Calculator 和 Wizard 功能制作封装，通常学会使用这种方法，通用的标准封装就都可以生成了。下面以一个简单的SOIC-8封装的芯片来说明软件使用方法. 第一步，查找相关datesheet，明确封装具体参数，便于在后面的步骤中核对。如SOIC-8的参数如下图 ...
